[发明专利]双功函数半导体装置及其制造方法

说明书

本申请是申请号为200810175015.6、申请日为2008年10月24日、发明名称为“双功函数半导体装置及其制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及双功函数装置及其制造方法，尤其涉及一种互补式金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)结构及其制造方法，上述互补式金属氧化物半导体结构具有一栅极堆叠结构，上述栅极堆叠结构具有一介电材料与一金属栅极材料。

背景技术

缩减金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor；MOSFET)装置的尺寸以改善其性能，会随着二氧化硅栅介电质的变薄而发生较高的栅极漏电流。为了解决此一问题，则以高介电常数(k值)材料(k值大于二氧化硅的介电常数)来取代二氧化硅栅介电质。

随着高介电常数材料的引进，在多晶硅电极与上述高介电常数材料之间的界面发了新的问题，例如费米能阶钉扎效应(Fermi level pinning effect)，其造成金属氧化物半导体场效晶体管装置中的高临界电压(threshold voltage)。

在上述金属氧化物半导体场效晶体管装置中，栅极需要一临界电压而使沟道区导通。互补式金属氧化物半导体工艺是制造出N沟道与P沟道(NMOS与PMOS)晶体管。而临界电压是受到功函数差(work function difference)的影响。

功函数是能量，其单位为电子伏特(eV)，是指一材料表面的原子中的电子是位于费米能阶时，将该电子从原子移至真空所需的能量。上述栅极与上述沟道区之间的功函数差，在本质上是最接近上述沟道区的栅极材料的功函数与上述沟道区的材料的功函数之间的算术差(arithmetic difference)。

为了确立上述临界电压值，PMOS、NMOS栅极材料与其分别对应的沟道区之间的功函数差，是经由沟道区工艺与栅极工艺，而各自独立地确立。

对于费米能阶钉扎效应的一公知的解决方案，是使用金属栅极。然而，已证实难以识别相容于传统的CMOS制造工艺的能带边缘(band edge)金属(具有N型或P型功函数的金属)。

另外，可使用搭配单一或双介电质的双金属栅极来制造CMOS。在任一种情况中，需要选择性地移除其中一个金属栅极，并增加工艺复杂度与成本。还有，朝向下方的栅介电质来选择性地移除上述金属栅极，会造成在移除金属栅极的过程中无可避免地对上述栅介电质造成损伤的风险、或是需要额外的栅介电质的移除与再沉积的步骤而增加工艺复杂度。

发明内容

本发明的一目的是提供一双功函数半导体装置的制造方法，以解决前述公知技术中的至少一个问题，并同时使工艺方便又具可靠度。

一发明的技术方案是关于简化的双功函数半导体装置的制造方法及装置本身，其始于一单一金属栅极。

另一发明的技术方案是关于简化的双功函数半导体装置的制造方法及装置本身，其克服公知的方法与装置本身的至少一个问题。

又一发明的技术方案是关于简化的双功函数半导体装置及装置本身，其具有优良的性能。

本发明是提供一种双功函数半导体装置的制造方法，上述双功函数半导体装置具有一衬底与具有一沉积当时的初始(as-deposited)功函数的一栅极堆叠结构，上述双功函数半导体装置的制造方法包含：形成一栅介电层于一衬底的一第一区与一第二区上、形成一介电顶盖层于上述栅介电层上、与形成一金属栅极于上述介电顶盖层上，借此而形成一金属-介电质界面；以及选择性地将多个元素至少引入上述介电顶盖层位于上述第二区上的一部分，上述部分邻接于上述金属-介电质界面，选择上述元素以修改刚沉积的上述栅极堆叠结构的功函数，并同时图形化上述第一区与上述第二区上的上述栅极堆叠结构。

在上述的双功函数半导体装置的制造方法中，选择性地将多个元素引入上述介电顶盖层位于上述第二区上的至少一部分，包含执行一离子注入或等离子体注入的步骤，将一或多个元素注入上述第二区上的上述金属栅极与上述介电顶盖层，此时上述第一区是受到一掩模层的保护。