[发明专利]多排QFN封装结构和制作方法在审
| 申请号: | 201310380071.4 | 申请日: | 2013-08-27 |
| 公开(公告)号: | CN103474362A | 公开(公告)日: | 2013-12-25 |
| 发明(设计)人: | 张童龙;张卫红 | 申请(专利权)人: | 南通富士通微电子股份有限公司 |
| 主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L21/60 |
| 代理公司: | 北京志霖恒远知识产权代理事务所(普通合伙) 11435 | 代理人: | 孟阿妮 |
| 地址: | 226006 江*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | qfn 封装 结构 制作方法 | ||
技术领域
本发明涉及一种半导体封装结构和制作方法,具体涉及多排QFN半导体封装的结构和制作方法。
背景技术
QFN(Quad Flat No-lead Package,方形扁平无引脚封装)是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴的表面贴装芯片封装技术。QFN半导体封装形式由于尺寸小,散热性能好被广发应用。多排QFN可进一步增加I/O数量,使QFN封装得到了更加广泛的应用。目前有几种多排QFN的制作方法。但现有的制作方法,最终制备的多排QFN封装结构,会产生打线不牢靠,焊接不良,塑封料对装片和键合有一定的影响,使最终的产品可靠性降低。
发明内容
在下文中给出关于本发明的简要概述,以便提供关于本发明的某些方面的基本理解。应当理解,这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分,也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念,以此作为稍后论述的更详细描述的前序。
本发明提供一种多排QFN封装结构的制作方法,该方法消除了塑封料对装片和键合的影响,产品可靠性高。
本发明还提供了一种多排QFN封装结构。
为了实现上述目的,本发明采用的技术方案是:一种多排QFN封装结构的制作方法,包括以下步骤:
S101:在基材上涂布掩膜层,然后光照、显影,形成开口;
S102:在开口上电镀或化学镀,形成镀层;
S103:去除掩膜层;
S104:对基材一面进行半蚀刻;
S105:在基材另一面进行装片;
S106:键合;
S107:键合后,进行塑封;
S108:对半蚀刻的一面进行腐蚀,切断输入输出端口之间的联系;
S109:腐蚀后对该面进行塑封,使镀层的表面裸露。
本发明通过两次塑封实现多排QFN的制作。该方法可以用以键合和Flipchip(倒装芯片)的QFN。现有的通过两次塑封实现多排QFN的技术,第一次塑封在装片和键合之前,塑封料对装片和键合会产生影响。本发明两次塑封都在键合之后,通过采用本发明的制作方法,消除了塑封料对装片和键合的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的多排QFN封装结构的制作方法流程图;
图2为在基材上涂布掩膜层,光照,显影后的结构示意图;
图3为开口电镀或化学镀后的结构示意图;
图4为掩膜层去除后的结构示意图;
图5为基材一面半蚀刻后的结构示意图;
图6为装片后的结构示意图;
图7为键合后的结构示意图;
图8为塑封后的结构示意图;
图9为腐蚀后的结构示意图;
图10为第二次塑封后的结构示意图;
图11为选择在镀层上方局部加绝缘材料的结构示意图;
图12为镀层上有绝缘层的多排QFN封装结构的断面图。
附图标记:
1-基材;2-掩膜层;3-开口;4-镀层;5-塑封料;6-绝缘层;7-金线;8-芯片;9-薄膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1,一种多排QFN封装结构的制作方法,包括以下步骤:
S101:在基材上涂布掩膜,然后光照、显影,形成开口;
S102:在开口上电镀或化学镀,形成镀层;掩膜
S103:去除掩膜层;
S104:对基材一面进行半蚀刻;
S105:在基材另一面进行装片;
S106:键合;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南通富士通微电子股份有限公司,未经南通富士通微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310380071.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





