[发明专利]一种深孔底部氧化硅绝缘层的刻蚀方法

说明书

技术领域

本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法，具体涉及一种深孔底部氧化硅绝缘层的刻蚀方法。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（Through Silicon Via，简称TSV）工艺通过在晶圆中形成金属立柱， 并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

对于采用via-last技术对CIS(CMOS Image Sensor)产品进行封装时，多采用从芯片背面制孔，目的是与芯片正面的金属焊盘进行互连。但是要与金属焊盘进行互连，就必须穿透覆盖在金属焊盘上方的介质层（一般为SiO2），对于SiO2的刻蚀，一般采用干法刻蚀技术。当采用干法刻蚀TSV底部氧化层绝缘层时，TSV的侧壁和拐角处的氧化硅绝缘层也会被刻蚀，这就会出现电的可靠性问题。因此，在进行干法刻蚀时，需要对侧壁和拐角位置进行保护。

发明内容

针对上述问题，本发明提供了一种深孔底部氧化硅绝缘层的刻蚀方法，防止TSV的侧壁和拐角处的氧化硅绝缘层被刻蚀，有效保护了TSV的侧壁和拐角位置的氧化硅绝缘层，提高了电的可靠性。

本发明的其技术方案是这样的：一种深孔底部氧化硅绝缘层的刻蚀方法，其包括以下步骤：

（1）、对拥有IC器件晶圆进行背面减薄；

（2）、在拥有IC器件晶圆的背面对应金属焊盘的位置制作TSV孔；

（3）、在TSV孔内制作绝缘层；

（4）、去除TSV孔底部的绝缘层以及氧化物绝缘层，使金属焊盘裸露；；

（5）采用金属连接线制作RDL，使RDL与TSV底部的金属焊盘连接，并进一步制作表面金属焊盘和微凸点，使表面金属焊盘和微凸点与RDL连接，其特征在于：

其中在第（4）步去除TSV孔底部的绝缘层前，在拥有IC器件晶圆表面和TSV孔侧壁上部及拐角处制作金属保护层，在其中在第（4）步去除TSV孔底部的绝缘层以及TSV孔底部的氧化物绝缘层，使金属焊盘暴露出来后，剥离所述金属保护层。

其进一步特征在于：第（3）步中的绝缘层为聚合物或者二氧化硅；

其中第（5）步，通过电镀填充金属，制作RDL和表面金属焊盘，以完成晶圆正面到背面的互连工艺；

其中第（5）步完成后，在TSV孔内填充聚合物材料以增加其可靠性。

上述深孔底部氧化硅绝缘层的刻蚀方法中，由于在拥有IC器件晶圆表面和TSV侧壁上部及拐角处制作金属保护层，在去除TSV孔底部的绝缘层和氧化物绝缘层，使金属焊盘裸露时，有效地保护了TSV的侧壁和拐角位置的绝缘层，提高了电的可靠性。

附图说明

图1 为IC器件晶圆示意图；

图2 为制作刻蚀TSV孔示意图；

图3 为TSV侧壁绝缘层制作示意图；

图4 为金属保护层制作示意图；

图5 为TSV底部绝缘层和氧化物绝缘层刻蚀示意图；

图6 为剥离金属保护层示意图；

图7 为金属连接线制作RDL示意图；

图8 为制作表面金属焊盘和微凸点和TSV孔内填充聚合物材料示意图。

具体实施方式

根据附图对本发明作进一步说明。：

见图1，步骤（1）、对拥有IC器件晶圆1进行背面减薄；

A：在IC器件晶圆1内部拥有金属焊盘3，在金属焊盘与IC器件晶圆衬底1a之间拥有一层氧化物绝缘层2；

B：利用晶圆减薄机对IC器件晶圆1进行背面减薄 ；

见图2，步骤（2）、在拥有IC器件晶圆1的背面对应金属焊盘的位置制作TSV孔4；从晶圆背面，在正对金属焊盘3位置通过深反应离子刻蚀的方法制作TSV孔4，在刻蚀TSV孔时，直到金属焊盘上面的氧化物绝缘层2全部暴露出为止；

见图3，步骤（3）、在TSV孔4内制作绝缘层5；此绝缘层材料可以为聚合物材料或者