[发明专利]连续输出全集成开关电容带隙基准电路

说明书

技术领域

本发明涉及集成电路技术，特别涉及一种连续输出全集成开关电容带隙基准电路。

背景技术

电压基准电路是所有电子系统中最重要的模块之一，高精度和高稳定性电压基准电路广泛应用于数字电路和模拟电路中，比如数模转换电路、电压调整器、闪存以及其他通信设备等电路。带隙基准电压（或称为带隙基准）电路就是其中应用最为广泛电压基准电路模块，其特性直接关系到系统的整体性能。

传统的连续时间带隙基准受运放输入失调电压和1/f噪声影响较大，同时为降低功耗一般会采用大电阻，造成芯片面积占用较大。基于开关电容的带隙基准电路可以解决运放的失调电压问题，并且输出电压可以较低。正温电压和负温电压通过电容的电荷搬移求和，可使功耗最小化，所以开关电容带隙基准电路为实现低压、低功耗、高精度电压基准提供了有效的解决方案。但由于开关电容带隙基准电路采用电容比值对基准电压进行温度补偿，基准电压需要该补偿电容通过多个周期向负载电容上搬移电荷才能建立，若补偿电容较小，基准建立时间会较长，此外电容较小会使电容精度降低，所以该补偿电容不能太小（一般为0.1pf以上），导致开关电容带隙基准电路中电容会占用较大的芯片面积，而且连续输出应用时需要外挂大电容来抑制基准电压在开关转换瞬间的过冲，增加了芯片的成本，同时基准电压建立时间变得非常缓慢。

发明内容

本发明所要解决的技术问题，就是针对现有技术开关电容占用较大的芯片面积和需要外挂大电容来抑制基准电压在开关转换瞬间的过冲问题，提供一种连续输出全集成开关电容带隙基准电路。

本发明解决所述技术问题，采用的技术方案是，连续输出全集成开关电容带隙基准电路，包括负温电压产生电路、正温电压产生电路、求和电路和输出缓冲电路；

所述负温电压产生电路由6个PMOS管：MP1、MP2、MP3、MP4、MP5、MP6，6个NMOS管：MN1、MN2、MN3、MN4、MN5、MN6，1个电容：C0构成；具体连接关系为：MP1、MP2、MP3、MP4、MP5的源极接接电源电压，MP1、MP3、MP4的栅极、MP5的栅极和漏极、MN5的漏极相接，MN1的漏极接MP2的栅极和C0的正极，MP2的漏极、MP4的漏极、MN2的漏极和MN5、MN4的栅极相接，MP5的漏极、MN1管的栅极和漏极、MN2的栅极以及MN3的栅极相接，MN1的源极接MN3的漏极，MN2的源极接MN6的栅极、源极和漏极，MP6的衬底接地电位，MN5的源极接MN6的栅极和漏极，MN3的源极、MN6的源极、MN4的源极和漏极接地电位；

所述正温电压产生电路由2个PMOS管：MP7、MP8，4个NMOS管：MN7、MN8、MN9、MN10构成；具体连接关系为：MP7、MP8的源极接电源电压，MP7、MP8的栅极接MP5的栅极，MP7的漏极与MN7的栅极和漏极以及MN8的栅极相接，MN7的源极接MN8的漏极，MP8的漏极与MN9栅极和漏极以及MN10的栅极相接，MN9的源极接MN10的漏极，MN8和MN10的的源极接地电位；

所述求和电路由12个NMOS管：MNS1、MNS2、MNS3、MNS4、MNS5、MNS6、MNS7、MNS8、MNS9、MNS10、MNS11、MNS12，4个电容：C1、C2、C3、C4构成；具体连接关系为：MNS1、MNS2、MNS6的栅极相连，MNS1的漏极和MNS5的漏极接MN8的漏极，MNS1的源极接C1的正极和MNS3的漏极，MNS2的漏极接MP6的栅极和漏极，MNS2的源极接C2的正极和MNS4的漏极，MNS3、MNS4、MNS9、MNS10的源极相接，MNS5的源极、MNS6的漏极、C1和C2的负极相接，MNS6的源极、MNS12的源极接地电位，MNS7、MNS8、MNS12的栅极相连，MNS7的漏极和MNS11的漏极接MN10的漏极，MNS7的源极接C3的正极和MNS9的漏极，MNS8的漏极接MP6的栅极和漏极，MNS8的源极接C4正极和MNS10的漏极，MNS11源极、MNS12的漏极、C3和C4的负极相接；

所述输出缓冲电路由2个NMOS管：MNS13、MNS14，2个电容：CL1、CL2构成；具体连接关系为：MNS13、MNS14的漏极和CL1的正极接MNS3、MNS4、MNS9、MNS10的源极，MNS13、MNS14的源极和CL2的正极相接，CL1和CL2的负极接地电位。

所述负温电压产生电路产生的负温电压和正温电压产生电路产生的正温电压通过求和电路按一定比例求和，产生基准电压。