[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及晶体管的形成方法。

背景技术

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。

目前，采用嵌入式锗硅（Embedded SiGe）技术，即在需要形成源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS晶体管的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅（SiGe）之间晶格失配形成的压应力，以提高PMOS晶体管的性能。

嵌入式锗硅技术的引用在一定程度上可以提高晶体管的载流子迁移率，但是在实际应用中发现，在形成晶体管工艺中，晶体管中的嵌入式锗硅质量有待提高。

发明内容

本发明解决的问题是提供一种优化的晶体管的形成方法，提高位于半导体衬底上表面区域附近锗硅应力层的致密度及稳定性，减少工艺对锗硅应力层的损伤，从而提高晶体管的驱动能力，优化晶体管的电学性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括PMOS区域，所述PMOS区域半导体衬底表面形成有PMOS栅极结构；在所述PMOS栅极结构两侧的半导体衬底内形成凹槽；采用第一外延工艺在凹槽内形成第一应力层，且所述第一应力层上表面低于半导体衬底上表面；采用第二外延工艺形成覆盖第一应力层的第二应力层，所述第二应力层的材料中含有碳原子，且所述第二应力层上表面高于半导体衬底上表面或与半导体衬底上表面齐平。

可选的，所述第二应力层的材料为SiGeC或SiGeBC。

可选的，所述第二应力层的材料中碳原子浓度为1E18atom/cm³至1E21atom/cm³。

可选的，所述第二应力层的厚度为50埃至100埃。

可选的，所述第一应力层上表面至半导体衬底上表面的高度差为20埃至50埃。

可选的，所述第二外延工艺的具体工艺参数为：反应气体包括硅源气体、锗源气体、碳源气体、HCl和H₂，硅源气体为SiH₄、SiH₂Cl₂或Si₂H₆，锗源气体为GeH₄，碳源气体为CH₃SiH₃、CH₄、CH₃Cl、CH₂Cl₂或CHCl₃，其中，硅源气体、锗源气体、碳源气体和HCl的流量均为1sccm至1000sccm，H₂的流量为100sccm至50000sccm，反应腔室温度为600度至800度，反应腔室压强为1托至500托。

可选的，所述第一应力层的材料为SiGe或SiGeB。

可选的，所述第一应力层为单层结构或多层结构。

可选的，所述第一应力层为单层结构时，所述第一应力层包括填充凹槽的锗硅体层，且所述锗硅体层上表面低于半导体衬底上表面；所述第一应力层为多层结构时，所述第一应力层包括：位于凹槽底部和侧壁的锗硅阻挡层、位于锗硅阻挡层表面的锗硅渐变层和位于锗硅渐变层表面的锗硅体层，且所述锗硅体层上表面低于半导体衬底上表面。

可选的，所述锗硅体层的材料中Ge的原子百分比为10%至50%。

可选的，所述锗硅体层的材料中硼原子的浓度为1E18atom/cm³至3E20atom/cm³。

可选的，所述第二外延工艺和第一外延工艺在同一个外延设备中进行。

可选的，在第二应力层形成后，采用第三外延工艺形成覆盖第二应力层的盖层。

可选的，所述盖层的材料为Si、SiGe、SiB或SiGeB。

可选的，所述盖层的的厚度为50埃至300埃。