[发明专利]在低电压操作期间禁用高速缓存部分

权利要求书

1.一种处理器，包括：

高速缓存，所述高速缓存具有多个高速缓存线集合；

置换逻辑，所述置换逻辑用于在超低功率模式（ULPM）中检测对高速缓存线集合的访问，并且用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第一路的高速缓存线的一个或更多的禁用位来逐出所述第一路的所述高速缓存线，但是并不用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第二路的高速缓存线的一个或更多的禁用位来逐出所述第二路的所述高速缓存线，

其中所述ULPM使用超低电压电平来以低于所述高速缓存的所有存储单元可靠地操作所处的最小电压电平的电压访问高速缓存线。

2.根据权利要求1所述的处理器，其中所述置换逻辑用于在所述ULPM中至少部分基于所述高速缓存线集合的高速缓存线的一个或更多的禁用位来将相应高速缓存线视为最近最多使用的。

3.根据权利要求1所述的处理器，还包括加电自检（POST）逻辑，所述加电自检（POST）逻辑用于测试所述高速缓存线集合以确定所述第一路的所述高速缓存线在所述超低电压电平是否可操作。

4.根据权利要求1所述的处理器，其中所述一个或更多的禁用位包括一个或更多的冗余位。

5.根据权利要求1所述的处理器，其中即使在对应的标记上有命中，响应于所述一个或更多的禁用位，对所述高速缓存线集合的所述访问仍导致缺失。

6.根据权利要求1所述的处理器，其中给定的地址在不同的时间映射到不同的高速缓存线集合。

7.根据权利要求1所述的处理器，还包括计数器，所述计数器用于使得所述给定的地址被映射到不同的高速缓存线集合。

8.根据权利要求1所述的处理器，其中所述置换逻辑用于当不在所述ULPM中时逐出所述高速缓存线集合的所述第二路的所述高速缓存线，忽略对应于所述第二路的所述高速缓存线的所述一个或更多的禁用位。

9.一种用于低功率操作的计算系统，包括：

存储器，所述存储器用于存储指令；以及

处理器，所述处理器用于执行所述指令，所述处理器包括：

高速缓存，所述高速缓存在操作时耦合到所述存储器，所述高速缓存具有多个高速缓存线集合；

置换逻辑，所述置换逻辑用于在超低功率模式（ULPM）中检测对所述多个高速缓存线集合中的高速缓存线集合的访问，并且用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第一路的高速缓存线的一个或更多的禁用位来允许访问所述第一路的所述高速缓存线，但是并不用于在所述ULPM中至少部分基于对应于所述高速缓存线集合的第二路的高速缓存线的一个或更多的禁用位来允许访问所述第二路的所述高速缓存线，

其中所述ULPM使用超低电压电平来在或低于所述高速缓存的所有存储单元可以可靠地操作所处的最小电压电平访问高速缓存线。

10.根据权利要求9所述的系统，还包括加电自检（POST）逻辑，所述加电自检（POST）逻辑用于测试所述高速缓存线集合以确定所述第一路的所述高速缓存线在所述超低电压电平是否可操作。

11.根据权利要求10所述的系统，还包括用于响应于所述POST逻辑产生的测试结果来更新所述一个或更多的禁用位的逻辑。

12.根据权利要求9所述的系统，其中所述一个或更多的禁用位包括一个或更多的冗余位。

13.根据权利要求9所述的系统，其中即使在对应的标记上有命中，响应于所述一个或更多的禁用位，对所述高速缓存线集合的所述访问仍导致缺失。

14.根据权利要求9所述的系统，其中给定的地址在不同的时间映射到不同的高速缓存线集合。

15.根据权利要求14所述的系统，还包括计数器，所述计数器用于使得所述给定的地址被映射到不同的高速缓存线集合。

16.根据权利要求9所述的系统，其中所述高速缓存包括1级高速缓存、中级高速缓存或末级高速缓存。

17.根据权利要求9所述的系统，其中所述置换逻辑用于当不在所述ULPM中时允许访问所述高速缓存线集合的所述第二路的所述高速缓存线，忽略对应于所述第二路的所述高速缓存线的所述一个或更多的禁用位。