[发明专利]适用于转接板的TSV结构及其制备方法

说明书

技术领域

本发明涉及一种适用于转接板的TSV结构及其制备方法，尤其是一种微电子封装技术/半导体或固体器件的硅穿孔（TSV）结构。

背景技术

TSV在半导体微电子领域，代表硅穿孔（Through Si via）。在3D IC封装及MEMS封装过程中，由于要使用到多层芯片互联，因此需要打穿整个芯片的孔来实现电学连接。

集成电路在集成度方面的发展一直遵循“摩尔定律”，而随着集成电路技术进入32nm技术时代后，系统的复杂性、设备的投资成本等急剧上升，“摩尔定律”的延续性受到了严重制约。同时传统的二维小型化策略已经达到了性能、功能多样性和制造成本的极限。而利用现代电子封装技术实现高密度三维（3D）集成，则成为微电子电路系统级集成和替代传统二维集成技术的重要途径。在各种3D集成技术中，TSV技术是3D领域多芯片叠层化集成和电互连的关键性技术，引领3D封装技术发展的趋势，其优势有：互连长度可以缩短到与芯片厚度相等，使逻辑模块垂直堆叠代替了水平分布；显著的减小了RC延迟和电感效应，有利于提高数字信号传输速度和微波的传输；可以实现高密度、高深宽比的连接，从而能够实现复杂的多片全硅系统集成，密度比当前用于先进多片模块的物理封装高出许多倍；同时更加节能，预期TSV能把芯片的功耗降低大约40%。TSV封装包含一系列关键技术：通孔刻蚀，孔内绝缘层、阻挡层和种子层的形成，硅通孔电镀填充以及芯片减薄与堆叠等。其中，制作通孔绝缘层是不可被忽视的一步，因为这直接影响了TSV的互连特性。绝缘层的存在可以防止互连材料铜和硅基底之间形成导电通道，从而提高芯片的电学可靠性和稳定性。SiO₂、Si₃N₄等都是半导体工艺中最常用的绝缘材料，传统的绝缘层制作是利用PECVD的方法在通孔内直接淀积绝缘材料TEOS。但由于成熟的深刻蚀技术已经可以制作出深宽比相当高的垂直通孔，使得传统的绝缘层的制作遇到了困难。一方面，传统生长绝缘材料的保型覆盖性会随着通孔深宽比的增大而变差，因而难以在通孔内部得到均匀的绝缘层；另一方面，刻蚀通孔底部的绝缘材料时会不可避免地对侧壁的绝缘材料造成一定的削减，尤其在通孔侧壁的根部，削减作用更加明显。这就容易导致侧壁绝缘层的失效，从而影响了整个TSV的互连特性。

传统的TSV结构包括：绝缘层、扩散阻挡层、种子层以及填充层。其中绝缘层往往采用PECVD TEOS来制备，而且往往采用单层结构。当TSV采用单一绝缘层时，在后续背面露头工艺过程中，由于刻蚀深度要求以及刻蚀速率的要求，往往刻蚀溶液需要采用氢氟酸+硝酸+醋酸/去离子水（HNA）体系，但是该溶液体系也会刻蚀二氧化硅（TEOS）绝缘层，而且硅和TEOS的刻蚀选择比较小，一旦TEOS绝缘层刻蚀完后，扩散阻挡层Ti或TiN等就会暴露在刻蚀溶液中，该刻蚀液对Ti或TiN的刻蚀速率更高，造成的结果包括：1）对填充金属造成刻蚀（Ti或TiN等扩散阻挡层刻蚀完后，刻蚀液立即会与填充金属发生反应）；2）扩散阻挡层发生严重根切现象；3）工艺流程的复杂及成本的提高（因为上述结果会考虑使用其他刻蚀液或干法刻蚀，其他的湿法刻蚀液的刻蚀速率较慢，而干法刻蚀对于较大深度的刻蚀成本较高）。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种适用于转接板的TSV结构及其制备方法，工艺简单、成本低廉、质量良好，提高了硅通孔绝缘层的均匀性和绝缘性。

按照本发明提供的技术方案，一种适用于转接板的TSV结构，包括衬底，衬底具有相对应的衬底正面和衬底背面；其特征是：在所述衬底上设有TSV深孔，在TSV深孔的侧壁及底壁上设置第一绝缘层，在第一绝缘层表面设置第二绝缘层，在第二绝缘层表面设置一层或多层扩散阻挡层，在扩散阻挡层表面设置种子层，在TSV深孔中填充导电金属。

所述适用于转接板的TSV结构的制备方法，其特征是，包括以下步骤：

（1）提供衬底，衬底具有相对应的衬底正面和衬底背面；

（2）首先在衬底上刻蚀形成TSV深孔，该TSV深孔朝向衬底背面的一端为TSV头部；

（3）接着在衬底正面采用热氧化方式生长二氧化硅，得到第一绝缘层，第一绝缘层覆盖衬底正面和TSV深孔的侧壁及底壁；然后在第一绝缘层表面采用PECVD、SACVD或APCVD沉积TEOS，得到第二绝缘层；之后再在第二绝缘层表面沉积一层或多层扩散阻挡层，在扩散阻挡层表面沉积种子层；最后在TSV深孔中填充导电金属。

还包括TSV结构的露头工艺，具体过程为：