[发明专利]射频LDMOS器件及其制造方法

说明书

本申请公开了一种射频LDMOS器件，包括漏区，在漏区之上具有栅氧化层，位于漏区正上方的栅氧化层被部分去除掉而形成一个窗口；在漏区和栅氧化层之上还具有多晶硅塞，多晶硅塞的一部分完全填充所述窗口而与漏区相接触，多晶硅塞的另一部分在栅氧化层之上；其特征是，所述漏区的掺杂浓度呈现为梯度变化；在垂直和水平方向上，越靠近多晶硅塞与漏区相接触的部位，漏区的掺杂浓度越高；反之亦然。本申请还公开了所述射频LDMOS器件的制造方法。本申请可以提高器件的击穿电压，改善软泄漏现象，并降低器件的输出电容。

技术领域

本申请涉及一种半导体集成电路器件，特别是涉及一种射频LDMOS（横向扩散MOS晶体管）器件。

背景技术

请参阅图1，这是一种现有的射频LDMOS器件。在重掺杂p型衬底1之上具有轻掺杂p型外延层2。在外延层2中具有p型体区3和n型漂移区6，两者的侧面可以接触或不接触。在体区3中具有重掺杂n型源区4和重掺杂p型体区引出区5，两者的侧面相接触。体区引出区5用于将体区3对外引出。在漂移区6中具有重掺杂n型漏区7。在部分源区4一直延伸到漏区7之上具有栅氧化层8，其底面接触有源区4、体区3、外延层2（如果体区3和漂移区6的侧面相接触，则栅氧化层8底面不接触外延层2）、漂移区6、漏区7。位于漏区7正上方的栅氧化层8被部分去除掉而形成一个窗口，该窗口将漏区7的上表面部分暴露出来。在部分栅氧化层8之上具有多晶硅栅极9，其仅在体区3和外延层2的上方。在漏区7和栅氧化层8之上具有重掺杂n型多晶硅塞（poly plug）10，用于将漏区7对外引出且降低源漏电容Cds。多晶硅塞10的一部分完全填充栅氧化层8位于漏区7正上方的窗口而与漏区7的上表面相接触，多晶硅塞10的另一部分在栅氧化层8之上。在体区引出区5和源区4之上、栅极9之上、多晶硅塞10之上各具有金属硅化物12。在上述各部分结构之上具有金属前介质（PMD，Premetal Dielectric）11。未图示的金属电极穿越该金属前介质11而连接各个金属硅化物12的上表面。

在图1所示的现有的射频LDMOS器件中，漏区7的制造方法是：先对多晶硅塞10进行一次或多次离子注入，使多晶硅塞10呈现掺杂基本均匀的n型重掺杂。再进行退火工艺，一方面使多晶硅塞10的掺杂变得更为均匀，另一方面多晶硅塞10中的n型杂质通过与漂移区6的接触位置向硅材料中扩散，从而在漂移区6中形成漏区7。漏区7的掺杂浓度在垂直方向上均匀减小，如图5a所示。

因此，现有的射频LDMOS器件中，重掺杂的n型漏区7的最外围与轻掺杂的n型漂移区6之间形成了掺杂浓度的陡变。在射频LDMOS器件耗尽过程中，当耗尽区到达漏区7边界时，耗尽区几乎不再展宽。在漂移区6完全耗尽后，整个漂移区6就相当于一个电阻，这被称为电阻电流效应。然后随着电压上升，漂移区6将承受更多的压降，导致反向电流增加，即表现为反向击穿曲线中的软泄漏（soft leakage）现象。

射频LDMOS器件的击穿电压对于其应用具有决定性作用，是一个非常重要的器件参数。而由于漂移区的电流电阻效应而产生的的软泄漏则直接影响其放大失真程度，好的射频LDMOS器件拥有更好的线性放大区。射频LDMOS器件的输出电容对于其射频性能更是有着很大的限制。

发明内容

本申请所要解决的技术问题是提供一种新型的射频LDMOS器件，可以提高击穿电压、改善软泄漏表现、降低输出电容。为此，本申请还要提供所述射频LDMOS器件的制造方法。

为解决上述技术问题，本申请射频LDMOS器件包括漏区，在漏区之上具有栅氧化层，位于漏区正上方的栅氧化层被部分去除掉而形成一个窗口；在漏区和栅氧化层之上还具有多晶硅塞，多晶硅塞的一部分完全填充所述窗口而与漏区相接触，多晶硅塞的另一部分在栅氧化层之上；所述漏区的掺杂浓度呈现为台阶状的梯度变化；在垂直和水平方向上，越靠近多晶硅塞与漏区相接触的部位，漏区的掺杂浓度越高；反之亦然。

所述射频LDMOS器件的制造方法为：

第1步，在衬底上外延生长出一层外延层；