[发明专利]一种SerDes技术中高速串行信号的采样方法及装置

权利要求书

1.一种SerDes技术中高速串行信号的采样方法，其特征在于，步骤如下：

1）在Serializer接收端接收原始信号，以0度、45度、90度、135度、180度、225度、270度以及315度时钟作为8相采样时钟，在每相采样时钟的控制下，输出8个相位与时钟相位对应的初始采样信号；

2）将8相采样时钟中的45度、135度、225度、315度时钟相位向前移相45度，其余四相不变得到相位调整时钟；在相位调整时钟控制下对8个初始采样信号进行相位调整，得到4组两两完全相同的采样信号并进行同步锁存，输出给后续的解串器。

2.根据权利要求1所述SerDes技术中高速串行信号的采样方法，其特征在于，所述步骤（1）中单相时钟采样具体步骤包括：

（1.1）输入原始信号及采样时钟，在采样时钟的控制下对输入信号进行第一级锁存、放大；

（1.2）在采样时钟的反相时钟控制下，对第一级锁存、放大后的输出信号进行第二级的锁存、放大；

（1.3）将经过第二级锁存、放大后的双端输入信号转化为单端信号，得到初始采样信号并输出。

3.一种SerDes技术中的高速串行信号的采样装置，其特征在于：包括8个并联的单相时钟采样模块（1）、8个相位调整模块（2）以及一个移相模块（3）；

8个所述单相时钟采样模块（1）接收原始信号，并以0度、45度、90度、135度、180度、225度、270度以及315度的8相时钟分别作为每个单相时钟采样模块（1）的采样时钟，对原始信号进行采样并输出初始采样信号；所述移相模块（3）与8个相位调整模块（2）相连，并将8相采样时钟中的45度、135度、225度、315度时钟相位向前移相45度，其余四相不变后输出，分别作为8个相位调整模块（2）的相位调整时钟；每个所述单相时钟采样模块（1）与一个相位调整模块（2）级联，8个所述相位调整模块（2）在移相模块（3）输出的相位调整时钟的控制下对每个单相时钟采样模块（1）得到的初始采样信号进行相位调整，输出4组两两相同的采样信号。

4.根据权利要求3所述的SerDes技术中的高速串行信号采样装置，其特征在于，所述单相时钟采样模块（1）包括第一级钟控放大模块、第二级钟控放大模块及数据双端转单端锁存模块；

所述第一级钟控放大模块在采样时钟的控制下对输入原始信号进行锁存与放大；所述第二级钟控放大模块与一级钟控放大模块级联，在采样时钟的反相时钟控制下对来自第一级钟控放大模块的信号进一步整理放大；所述数据双端转单端锁存模块与第二级钟控放大模块级联，将第二级钟控放大模块输出的双端信号转为单端的输出信号，得到初始采样信号并输出。

5.根据权利要求4所述的SerDes技术中的高速串行信号的采样装置，其特征在于：所述第一级钟控放大模块和第二级钟控放大模块采用钟控敏感放大器，所述钟控敏感放大器采用双轨低摆幅PMOS输入晶体管结构。

6.根据权利要求4所述的SerDes技术中高速串行信号的采样装置，其特征在于：所述数据双端转单端锁存模块是由两个或非门组成的RS锁存器和CMOS电路构成的D型锁存器级联而成。

7.根据权利要求3所述的SerDes技术中高速串行信号的采样装置，其特征在于，所述相位调整模块（2）包括采样相位调整模块及同步锁存模块；

所述采样相位调整模块在相位调整时钟控制下对单相时钟采样模块（1）输出的初始采样信号进行相位调整，将8相时钟输出调整为两两相同的4相时钟输出；所述同步锁存模块与采样相位调整模块级联，在与相位调整时钟相同的时钟控制下对相位调整后的信号进行锁存。

8.根据权利要求7所述的SerDes技术中高速串行信号的采样装置，其特征在于：所述采样相位调整模块与同步锁存模块采用同步D型锁存器Latch。