[发明专利]一种集成电路互连线寄生电容的测量电路及其测量方法

权利要求书

1.一种集成电路互连线寄生电容的测量电路，与待测电容结构(5)连接，其特征在于，包括：

信号发生单元(1)，其输入端(10)接收第一输入电压信号后生成两路控制信号，其第一输出端输出(11)第一控制信号，第二输出端(12)输出第二控制信号；

工作电源(4)，其提供工作电压；

晶体管控制单元(2)，其与所述第一输出端(11)、所述第二输出端(12)、所述工作电源(4)以及所述待测电容结构(5)的第一端连接，其根据所述两路控制信号将所述待测电容结构(5)第一端的与所述工作电源(4)连接或接地，控制所述待测电容结构(5)进行充电或放电；

信号控制单元(3)，其输入端(30)接收第二输入电压信号，输出端(31)与所述待测电容结构(5)的第二端连接，所述输出端(31)输出第三控制信号调节所述待测电容结构(5)第二端的电势；

直流电表(6)，其设置在所述工作电源(4)与所述晶体管控制单元(2)之间，用于测量所述工作电源(4)通向所述晶体管控制单元(2)的平均电流，计算所述待测电容结构(5)的寄生电容。

2.如权利要求1所述的集成电路互连线寄生电容的测量电路，其特征在于，所述信号发生单元(1)包括第一与非门(101)、第二与非门(102)、第一延迟电路(103)、第二延迟电路(104)、第一反相器(105)与第二反相器(106)；

所述输入端(10)、第一与非门(101)、所述第一延迟电路(103)与所述第一输出端(11)依次连接，所述第一延迟电路(103)输出的信号作为所述第二与非门(102)的输入；

所述输入端(10)还与所述第一反相器(105)、第二与非门(102)、第二延迟电路(104)以及所述第二输出端(12)连接，所述第二反相器(106)输出的信号作为所述第一与非门(101)的输入。

3.如权利要求2所述的集成电路互连线寄生电容的测量电路，其特征在于，所述第一延迟电路(103)与所述第二延迟电路(104)为相等偶数个反相器串联而成。

4.如权利要求1所述的集成电路互连线寄生电容的测量电路，其特征在于，所述信号控制单元(3)由偶数个反相器串联而成。

5.如权利要求1所述的集成电路互连线寄生电容的测量电路，其特征在于，所述第一控制信号与所述第二控制信号为两相脉宽不交叠时钟信号。

6.如权利要求1所述的集成电路互连线寄生电容的测量电路，其特征在于，所述晶体管控制单元(2)包括PMOS管(21)与NMOS管(22)；所述PMOS管(21)的源极与所述工作电源(4)连接，栅极与所述第一输出端连接，漏极与所述NMOS管(22)的漏极连接，所述NMOS管(22)的栅极与所所述第二输出端连接，源极接地；所述PMOS管(21)的漏极与所述NMOS管(22)的漏极的连接处与所述待测电容结构(5)的第一端连接。

7.如权利要求1所述的集成电路互连线寄生电容的测量电路，其特征在于，所述待测电容结构为单层梳状金属寄生耦合电容测量结构、层间梳状金属寄生交叠电容测量结构或层间梳状金属寄生边缘电容测量结构。