[发明专利]闪存单元及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种闪存单元及其形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例，如RAM（随机存储器）、DRAM（动态随机存储器）、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)和FRAM（铁电存储器）等。

存储器中，闪存的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。闪存结构一般包括浮栅和位于所述浮栅上方的控制栅。

请参考图1，为现有技术形成的闪存单元的结构示意图。

所述闪存单元主要包括：半导体衬底10，位于半导体衬底10表面的耦合氧化层21、位于所述耦合氧化层表面的浮栅22、位于浮栅22表面的隔离氧化层31、位于隔离氧化层表面的控制栅32，以及位于控制栅32、隔离氧化层31、浮栅22、耦合氧化层21侧面的字线40、位于所述字线40和浮栅22、耦合氧化层21、半导体衬底10之间的隧穿氧化层33。

现有的闪存的控制栅对浮栅的耦合效率较低，闪存擦写效率偏低，有待进一步的提高。

发明内容

本发明解决的问题是提供一种闪存单元及其形成方法，提高闪存中控制删对浮栅的耦合效率，提高闪存的擦写性能。

为解决上述问题，本发明提供一种闪存单元的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有覆盖部分半导体衬底表面的第一介质层和位于第一介质层表面的浮栅材料层；形成覆盖所述半导体衬底表面、第一介质层和浮栅材料层侧壁以及浮栅材料层顶部表面的第二介质层，以及位于所述第二介质层表面的控制栅材料层；在所述控制栅材料层表面形成具有开口的硬掩膜层，所述开口位于浮栅材料层正上方，且所述开口的宽度大于浮栅材料层的宽度；在所述开口内形成覆盖硬掩膜层侧壁的第一侧墙；以所述第一侧墙和硬掩膜层为掩膜，以所述第二介质层为停止层，刻蚀所述控制栅材料层，形成第一凹槽；在所述第一凹槽内，形成位于所述控制栅材料层侧壁上的第二侧墙；以所述半导体衬底为停止层，沿所述第一凹槽刻蚀第二介质层、浮栅材料层和第一介质层，形成第二凹槽及位于第二凹槽两侧的浮栅；在所述第二凹槽内壁表面形成隧穿氧化层；在所述隧穿氧化层表面形成填充满所述第一凹槽、第二凹槽的字线；去除所述硬掩膜层和位于所述硬掩膜层下的部分控制栅材料层和部分第二介质层，形成控制栅，所述控制栅覆盖位于浮栅的顶部表面和远离字线的一侧侧壁表面的第二介质层。

可选的，还包括：形成所述第二侧墙之前，在所述控制栅材料层侧壁表面形成氧化硅层。

可选的，所述第一介质层和浮栅材料层的宽度为0.2微米～0.4微米，所述浮栅材料层的厚度为200埃～600埃。

可选的，所述开口的宽度为0.3微米～0.5微米。

可选的，还包括：在所述第一侧墙两侧的半导体衬底内进行轻掺杂离子注入，形成轻掺杂区；在所述半导体衬底表面形成覆盖所述控制栅介质层、控制栅和第一侧墙侧壁的第三侧墙；在所述第三侧墙两侧的半导体衬底内进行离子注入，形成源线和位线，部分源线和部分位线位于半导体衬底表面的控制栅下方。

可选的，所述轻掺杂离子注入和离子注入采用的掺杂离子为N型离子。

为解决上述问题，本发明的技术方案还提供了一种采用上述方法形成的闪存单元，包括：半导体衬底；位于半导体衬底表面的浮栅介质层和位于所述浮栅介质层表面的浮栅；位于所述浮栅表面并且覆盖所述浮栅顶面和侧壁的控制栅介质层和位于所述控制栅介质层表面的控制栅；贯穿所述控制栅、控制栅介质层、浮栅和浮栅介质层的凹槽；位于所述凹槽内的控制栅侧壁上的第二侧墙；位于所述控制栅顶部表面的第一侧墙；位于所述第一侧墙表面、第二侧墙表面和凹槽内壁表面的隧穿氧化层；位于所述隧穿氧化层表面，填充满所述凹槽，并且表面与第一侧墙表面齐平的字线；位于所述第一侧墙、控制栅、控制栅介质层侧壁表面的第三侧墙；位于所述第三侧墙两侧的半导体衬底内的源线和位线。

可选的，所述凹槽内的控制栅侧壁与第二侧墙之间具有氧化硅层。

可选的，所述源线和字线内的掺杂离子为N型离子。

可选的，部分源线和部分位线位于半导体衬底表面的控制栅下方。

与现有技术相比，本发明的技术方案具有以下优点：