[发明专利]一种用于UART接口芯片的无毛刺自适应时钟切换方法

说明书

技术领域

本发明涉及UART接口芯片的时钟切换方法。 

背景技术

计算机主机与外部设备之间的数据传输包括并行传输和串行传输两种，其中并行传输用于距离短、速度快的场合，而在距离长、速度要求不高的情况下，通常采用串行传输。如图1所示，在CPU与串口设备之间多采用UART（通用异步收发器）接口芯片进行并串口转换：UART接口芯片将CPU并行写入的数据转成串口协议，按预先设定的帧格式和波特率发送给串口设备；并将接收到的串行数据存放到内部缓存中，供CPU并行读取。 

大多数UART接口芯片可以工作于多种波特率（传输速率）下，并且为了提高串行通讯的抗干扰和可靠性，串行接口芯片通常采用16倍时钟采样串口信号，即芯片主时钟是串口波特率的16倍。随着计算机技术的不断发展，一些特殊场合往往会要求串口速率达到5Mbit/s甚至更高，因此要求串口芯片在满足常用标准波特率（如110、300、600、1200、2400、4800、9600、19200、38400、614400等）传输的情况下，还能兼顾非标的高速串口协议。为了在16倍采样时兼顾非标的高速串口协议，如图1所示UART接口芯片中通常集成时钟倍频器。目前的串口芯片的波特率调整，多是芯片输入时钟频率固定，由CPU调整UART接口芯片内部时钟预分频器101的方法实现。但是由于UART接口芯片内部时钟倍频器的存在，仅仅靠分频的方式调整波特率，无法达到UART接口芯片功耗的优化。 

发明内容

本发明的目的在于：使高速UART接口芯片在较宽的波特率范围内，能够根据波特率要求实时调整芯片内部时钟策略，并保证时钟安全、无毛刺地切换，从而达到优化芯片功耗的目的。 

在数字电路中，输入的数字信号改变或进行一些逻辑运算（如非、与、或等）时，输出信号没有能完全同步改变，从而引发短暂时间内的错误信号脉冲输出，这种错误信号的脉冲很窄，被称作“毛刺”（英语：glitch）；在本发明中，UART芯片的主时钟(mclk)在芯片输入时钟clkin与芯片内部倍频器输出时钟pllclk二者之间切换时，操作不当会引入的过窄脉冲，也被称为毛刺。 

为达到上述目的所采用的技术方案为：一种UART接口芯片的时钟切换方法，包括如下步骤： 

1)自适应时钟切换模块根据CPU并行写入的配置信息获得UART接口芯片的下一工作状态：输入时钟频率和波特率； 

2）计算UART接口芯片所需主时钟频率； 

3）比较所需主时钟频率与输入时钟频率，当所需主时钟频率高于输入时钟频率时，计算倍频率：倍频率=主时钟频率/输入时的频率，打开倍频器，当所需主时钟频率低于输入时钟频率时，关闭倍频器； 

4）根据倍频器的开闭，进行芯片主时钟的切换。 

所述UART接口芯片所需主时钟频率为波特率*UART接口芯片时钟倍数。UART接口芯片时钟倍数为16。 

所述芯片主时钟的切换是芯片输入时钟和倍频器输出时钟之间的切换。 

所述芯片输入时钟和倍频器输出时钟的切换方法，包括如下步骤： 

A.当倍频器由开启切换成关闭时，将芯片主时钟由倍频器输出时钟切换为芯片输入时钟； 

B.当倍频器由关闭切换成开启，将芯片主时钟由芯片输入时钟切换为倍频器输出时钟； 

C.若倍频器需要保持开启，并且需要调整倍频率时，将芯片主时钟切换到倍频率调整后的倍频器输出时钟。 

所述将芯片主时钟由倍频器输出时钟切换为芯片输入时钟的步骤为： 

在倍频器输出时钟的下降沿关闭倍频器输出时钟到芯片主时钟的通路； 

关闭倍频器； 

在下一个芯片输入时钟的下降沿开启芯片输入时钟到芯片主时钟的通路； 

完成芯片主时钟由芯片输入时钟到倍频器输出时钟的切换。 

所述将芯片主时钟由芯片输入时钟切换为倍频器输出时钟的步骤为： 

设置倍频率，开启倍频器，倍频器输出稳定后进行芯片主时钟的切换： 

在芯片输入时钟的下降沿关闭芯片输入时钟到芯片主时钟的通路； 

在下一个倍频器输出时钟的下降沿开启倍频器输出时钟到芯片主时钟的通路； 

完成芯片主时钟由芯片输入时钟到倍频器输出时钟的切换。 

所述将芯片主时钟切换到倍频率调整后的倍频器输出时钟的步骤为： 

在倍频器输出时钟的下降沿关闭倍频器输出时钟到芯片主时钟的通路； 

调整倍频器的倍频率；