[发明专利]CMOS结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种CMOS结构的形成方法。

背景技术

金属氧化物半导体(MOS)晶体管是集成电路中最重要的有源器件之一，其中，以NMOS晶体管和PMOS晶体管互补形成的CMOS结构是深亚微米超大集成电路的组成单元。为了提高MOS晶体管的载流子迁移率，现有技术通常在沟道区引入应力，通过改变沟道区半导体衬底的晶格结构来提高载流子的迁移率。现有的应变引入技术通常包括：源漏外延锗硅技术、应力刻蚀阻挡层技术、应变记忆技术和应力临近技术等，由于一种应变技术形成产生的应力有限，为了提高沟道区的应力，通常采用几种应变引入技术同时对MOS晶体管的沟道区产生应力。

请参考图1～图7，为现有技术形成CMOS结构的剖面结构示意图。

请参考图1，提供半导体衬底20，所述半导体衬底20包括PMOS晶体管区域Ⅰ和NMOS晶体管区域Ⅱ，PMOS晶体管区域Ⅰ和NMOS晶体管区域Ⅱ之间利用浅沟槽隔离结构相隔离，在所述半导体衬底20的PMOS晶体管区域Ⅰ表面形成第一栅极结构21，在所述第一栅极结构21的侧壁形成第一侧墙22，在所述半导体衬底20的NMOS晶体管区域Ⅱ表面形成第二栅极结构31，在第二栅极结构31的侧壁形成第二侧墙32，在所述第一栅极结构21和第二栅极结构31的顶部表面形成硬掩膜层40；

请参考图2，以所述硬掩膜层40、第一侧墙22和第二侧墙32为掩膜，对暴露出的半导体衬底20进行轻掺杂，在第一栅极结构21两侧的PMOS晶体管区域Ⅰ形成第一轻掺杂源漏区23，在第二栅极结构31两侧的NMOS晶体管区域Ⅱ形成第二轻掺杂源漏区33；

请参考图3，在所述第一侧墙22的侧壁形成第一偏移侧墙25，在所述第二侧墙32的侧壁形成第二偏移侧墙35，在半导体衬底20表面形成图形化的光刻胶层41，所述图形化的光刻胶层41覆盖NMOS晶体管区域Ⅱ，且暴露出第一栅极结构21两侧的半导体衬底20；

请参考图4，以所述硬掩膜层40、第一偏移侧墙25、图形化的光刻胶层41为掩膜，对第一栅极结构21两侧暴露出的半导体衬底20进行刻蚀形成沟槽，并在所述沟槽内外延形成应力材料层26，所述应力材料层26的材料为锗硅；

请参考图5，去除光刻胶层，在所述第一栅极结构21两侧的半导体衬底20内进行离子注入形成第一源漏区24，在所述第二栅极结构26两侧的半导体衬底20内进行离子注入形成第二源漏区34，在所述暴露出的第一源漏区24、第二源漏区34表面形成金属硅化物42；

请参考图6，利用刻蚀工艺去除所述硬膜层40、第一偏移侧墙25和第二偏移侧墙35(请参考图5)；

请参考图7，在所述金属硅化物42表面、第一侧墙22和第二侧墙32侧壁表面、第一栅极结构21和第二栅极结构31的顶部表面形成应力刻蚀阻挡层44。

但利用现有技术形成的CMOS结构的漏电流偏大。

发明内容

本发明解决的问题是提供一种CMOS结构的形成方法，不仅能提高CMOS结构中沟道区的应力，而且漏电流较小。

为解决上述问题，本发明提供一种CMOS结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底的第一区域表面具有第一栅极结构、位于第一栅极结构侧壁的第一侧墙和位于第一侧墙侧壁的第一偏移侧墙，所述第一栅极结构的顶部表面具有第一硬掩膜层，所述半导体衬底的第二区域表面具有第二栅极结构、位于第二栅极结构侧壁的第二侧墙和位于第二侧墙侧壁的第二偏移侧墙，所述第二栅极结构的顶部表面具有第二硬掩膜层；对第一区域的第一栅极结构两侧暴露出来的半导体衬底进行刻蚀，形成沟槽，并在所述沟槽内形成应力材料层；在所述半导体衬底表面形成表面平坦的牺牲层，所述牺牲层覆盖第一硬掩膜层、第二硬掩膜层表面；平坦化牺牲层、第一硬掩膜层和第二硬掩膜层，使得第一硬掩膜层和第二硬掩膜层表面齐平且厚度相等；去除剩余的牺牲层，并去除第一硬掩膜层、第二硬掩膜层、第一偏移侧墙和第二偏移侧墙；在半导体衬底表面、第一侧墙和第二侧墙侧壁表面、第一栅极结构和第二栅极结构的顶部表面形成应力刻蚀阻挡层。

可选的，所述牺牲层为具有流动性的介质材料层。

可选的，所述具有流动性的介质材料层为底部抗反射层材料、紫外光吸收氧化物层或有机绝缘层。

可选的，去除部分厚度的牺牲层和第一硬掩膜层、第二硬掩膜层的工艺为回刻蚀工艺或化学机械研磨工艺。