[发明专利]基于DARC掩膜结构的双重图形成型方法有效
| 申请号： | 201310360384.3 | 申请日： | 2013-08-16 |
| 公开（公告）号： | CN103441068A | 公开（公告）日： | 2013-12-11 |
| 发明（设计）人： | 黄君;毛智彪;崇二敏;黄海;张瑜 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/283 | 分类号： | H01L21/283;H01L21/308;H01L21/335 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 竺路玲 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 darc 膜结构 双重 图形 成型 方法 | ||
1.一种基于DARC掩膜结构的双重图形成型方法，应用于栅极线尾切割工艺中，其特征在于，包括以下步骤：
于一具有栅极层结构的半导体衬底上依次沉积先进图膜层和介质抗反射层；
采用刻蚀工艺刻蚀部分所述介质抗反射层，形成硬质掩膜结构，且所述先进图膜层的上表面均被剩余的介质抗反射层覆盖；
以所述硬质掩膜结构为掩膜，刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述栅极层结构的表面，形成先进图膜掩膜；
以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面，形成栅极结构；
其中，所述刻蚀工艺包含有栅极线尾刻蚀工艺。
2.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述栅极结构包括栅氧层、多晶硅层和氮化硅层；
所述栅氧层覆盖所述半导体衬底的表面，所述多晶硅层覆盖所述栅氧层的表面，所述氮化硅层覆盖所述多晶硅层的表面，所述先进图膜层覆盖所述氮化硅层的表面。
3.根据权利要求2所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述多晶硅层的厚度为
4.根据权利要求2所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述氮化硅层的厚度为
5.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，进行上述刻蚀部分所述介质抗反射层工艺时，刻蚀停止在该介质抗反射层的内部，且刻蚀停止位置与所述先进图膜层上表面之间的距离为
6.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，介质抗反射层的厚度为
7.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述先进图膜层的厚度为
8.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述刻蚀工艺依次包括第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺，所述硬质掩膜结构包括第一硬质掩膜结构和第二硬质掩膜结构；
于所述介质抗反射层的表面制备第一底部抗反射层后，采用所述第一光刻工艺于所述第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，采用所述第一次刻蚀工艺刻蚀所述第一底部抗反射层，并停止在所述介质抗反射层的内部，去除所述第一光阻和剩余的第一底部抗反射层后，于剩余的介质抗反射层中形成所述第一硬质掩膜结构；
制备第二底部抗反射层覆盖所述剩余的所述介质抗反射层，采用所述第二光刻工艺于所述第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二刻蚀工艺部分去除所述剩余的介质抗反射层，去除所述第二光阻和剩余的第二底部抗反射层后，于再次刻蚀后剩余的介质抗反射层中形成所述第二硬质掩膜结构；
其中，所述第二刻蚀工艺为栅极线尾刻蚀工艺。
9.根据权利要求8所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述第一底部抗反射层和所述第二底部抗反射层的厚度均为
10.根据权利要求8所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述第一光阻和所述第二光阻的厚度均为
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310360384.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种全新集成电路封装工艺
- 下一篇：集成气体放电管及其制备方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
