[发明专利]一种片外配置和回读FPGA装置

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及一种片外配置和回读FPGA装置及其在FPGA单粒子翻转检测、配置控制器设计验证及FPGA测试等领域中的应用。

背景技术

随着超大规模集成电路技术的发展，基于SRAM型的现场可编程门阵列(Field Programmable Gate Array，FPGA)依靠其优越的接口性能、丰富的逻辑和IP资源以及灵活方便的现场可编程能力，在航天工程中得到越来越广泛的应用，已成为关键的核心器件。

然而随着制造工艺的提高，星载处理平台中的FPGA对单粒子效应的敏感性越来越强，很容易发生单粒子翻转而引发系统故障。因此，在选用宇航用FPGA前必须对其抗单粒子翻转的能力进行有效评估。SRAM型FPGA通常包含配置存储器(CRAM：Configurable Random Access Memory)和块存储器(BRAM：Block Random Access Memory)等不同的单粒子敏感模块，需要分别对这些不同模块的抗单粒子翻转能力进行评估。目前在单粒子辐照试验中主要通过“配置-辐照-回读-比对”的方法统计出CRAM和BRAM的翻转数量，从而计算出其翻转截面及在轨翻转率。

专利申请号：200910043425.X，“现场可编程逻辑门阵列中单粒子翻转的检测方法及装置”中利用FPGA芯片内部的配置控制器，通过标准FPGA监控接口(如SelectMAP或JTAG接口)，利用“配置-辐照-回读-比对”的方法实现了对CRAM的检测。但在辐照试验过程中，整个FPGA芯片都处于辐照环境中，FPGA芯片内部配置控制器中的状态机也会发生翻转而导致配置或回读操作的错误，形成所谓的单粒子功能中断(Single Event Functional Interrupt，SEFI)，使测出的翻转数与实际的翻转数不符，从而影响了试验结果的准确性。

在FPGA通用芯片的设计过程中，配置控制器的设计验证也是目前存在的一大难题。利用SPICE网表进行仿真验证在时间上的开销太大。利用Verilog模型进行仿真需要建立虚拟的BRAM和CRAM模型，不能很好模拟BRAM和CRAM接口的真实电学特性，存在潜在风险。

此外，FPGA芯片中的BRAM和CRAM，尤其是CRAM的测试需要通过配置控制器进行配置和回读等操作来实现，影响了BRAM和CRAM的测试效率。

发明内容

为解决现有技术存在的上述问题，本发明提供了一种片外配置和回读FPGA装置，并将该装置应用于FPGA单粒子翻转评估试验、配置控制器设计验证以及FPGA中BRAM和CRAM的测试。

本发明提出的片外配置和回读FPGA装置，具有片内配置回读和片外配置回读两种模式；其包括FPGA芯片和片外配置控制器，其中所述FPGA芯片包括：

片内配置控制器，其用于在片内配置回读模式下对所述FPGA芯片进行配置和回读操作；

片外连接通道，其用于与所述片外配置控制器连接，且控制所述两种模式的切换；

所述片外配置控制器用于在片外配置回读模式下对所述FPGA芯片进行配置和回读操作。

本发明的片内配置控制器为一复杂的状态机，通过读写控制电路对FPGA内的BRAM和CRAM按照一定的码流协议进行读写控制，主要用于实现FPGA片内的配置和回读操作。当片内配置控制器用于实现片内配置时，会将码流写入CRAM和BRAM，从而实现用户电路的功能。当片内配置控制器用于实现片内回读时，会将CRAM和BRAM中存储的值读出来，从而实现对配置码流的校验。

本发明的读写控制电路为一译码数据通路，用于对BRAM和CRAM的地址进行译码并实现BRAM、CRAM和选择器的连接，用于对BRAM和CRAM的地址进行译码并实现BRAM、CRAM和选择器的连接。

本发明的BRAM为FPGA中的块存储器，主要为用户提供片上的存储资源。BRAM的接口通过读写控制电路和选择器与片内配置控制器和复用IO相连。

本发明的CRAM为FPGA中的配置存储器，通过给配置存储器写入不同的值，FPGA就可实现不同的电路功能。CRAM通过读写控制电路和选择器与片内配置控制器和复用IO相连。

本发明的选择器为一公知的数字逻辑电路，用于控制FPGA中读写控制电路的连接方式。当采用片内配置回读模式时，将读写控制电路与片内配置控制器连接起来。当采用片外配置回读模式时，将读写控制电路与复用IO连接起来。