[发明专利]一种译码方法及译码装置

说明书

技术领域

本发明涉及通信技术领域，特别是涉及一种译码方法及译码装置。

背景技术

BCH码取自Bose、Ray-Chaudhuri与Hocquenghem的缩写，是编码理论尤其是纠错码中研究得比较多的一种编码方法。BCH码是用于校正多个随机错误模式的多级、循环、错误校正、变长数字编码。BCH码也可以用于质数级或者质数的幂级的多级相移键控。

目前BCH译码的方法计算伴随式采用移位寄存器计算，需要时钟；错误位置多项式基于牛顿恒等式进行迭代计算，也需要寄存器进行迭代存储；寻找错误位置采用的是简化并行度的方法，所以总体看来，目前BCH译码的方法采用的电路和控制较为复杂，需要多次迭代，计算时间比较长，无法满足高速系统的需要。

发明内容

本发明提供一种译码方法及译码装置，以解决译码消耗时间长的问题。

为了解决上述问题，本发明公开了一种译码方法，包括：

将接收到的码字输入到伴随式计算门阵列计算伴随式；

当所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；

将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；

将所述错误位置输入到纠错门阵列进行纠错。

可选地，所述将接收到的码字输入到伴随式计算门阵列计算伴随式，包括：

将接收到的码字输入异或门阵列；

通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

可选地，所述将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数，包括：

将所述伴随式输入错误位置多项式系数计算门阵列；

通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算；

通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

可选地，所述将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置，包括：

将所述错误位置多项式系数输入到寻找错误位置门阵列中；

将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算；所述错误位置对应的伽罗瓦域为错误位置的集合；

通过寻找错误位置门阵列中的异或门计算所述乘法运算，通过寻找错误位置门阵列中的与门计算所述加法运算；当所述加法运算的结果为零时，将对应的位置作为错误位置。

可选地，所述将所述错误位置输入到纠错门阵列进行纠错，包括：

将所述错误位置输入到非门中；

在非门中对所述错误位置上的数据取反进行纠错。

本发明还公开了一种译码装置，包括：

伴随式计算模块，用于将接收到的码字输入到伴随式计算门阵列计算伴随式；

系数计算模块，用于在所述伴随式不为全零矩阵时，将所述伴随式输入到错误位置多项式系数计算门阵列计算错误位置多项式系数；

错误位置计算模块，用于将所述错误位置多项式系数输入到寻找错误位置门阵列计算错误位置；

纠错模块，用于将所述错误位置输入到纠错门阵列进行纠错。

可选地，所述伴随式计算模块包括：

码字输入子模块，用于将接收到的码字输入异或门阵列；

伴随式计算子模块，用于通过异或门阵列将接收到的码字与校验矩阵的转置相乘得到伴随式。

可选地，所述系数计算模块包括：

伴随式输入子模块，用于将所述伴随式输入错误位置多项式系数计算门阵列；

矩阵子模块，用于通过Peterson矩阵将错误位置多项式的系数表示成伴随式的乘法运算和加法运算；

系数计算子模块，用于通过错误位置多项式系数计算门阵列中的与门计算所述伴随式的加法运算，通过错误位置多项式系数计算门阵列中的异或门计算所述伴随式的乘法运算。

可选地，所述错误位置计算模块包括：

系数输入子模块，用于将所述错误位置多项式系数输入到寻找错误位置门阵列中；

相乘子模块，用于将错误位置对应的伽罗瓦域的向量代入错误位置多项式，与所述错误位置多项式的系数相乘，所述相乘表示为乘法运算和加法运算；所述错误位置对应的伽罗瓦域为错误位置的集合；