[发明专利]半导体存储装置、控制器、和存储器系统有效
| 申请号： | 201310349384.3 | 申请日： | 2013-08-12 |
| 公开（公告）号： | CN104064219B | 公开（公告）日： | 2019-03-26 |
| 发明（设计）人： | 白川政信 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;H01L21/00 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 陈海红;段承恩 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储 装置 控制器 存储器 系统 | ||
提供一种能够提高操作可靠性的半导体存储装置及控制器。实施方式的半导体存储装置1包括：能够非易失性存储数据的存储单元阵列111；和控制对存储单元阵列的数据存取的控制部141。存储单元阵列在多个页PG18、PG74保持相同的数据。控制部141通过对保持相同的数据的上述多个页PG18、PG74执行读出操作，来确定读出数据。
相关专利申请
本申请享受以日本专利申请2013-59126号(申请日：2013年3月21日)作为基础申请的优先权。本申请通过参照这个基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体存储装置、控制器、和存储器系统。
背景技术
已知三维排列存储单元的NAND型闪存。
发明内容
提供一种能够提高操作可靠性的半导体存储装置、控制器、和存储器系统。
实施方式的半导体存储装置包括：能够非易失性存储数据的存储单元阵列；和控制对存储单元阵列的数据存取的控制部。存储单元阵列在多个页保持相同的数据。控制部通过对保持相同的数据的上述多个页执行读出操作，来确定读出数据。
附图说明
图1是第1实施方式涉及的存储器系统的方块图。
图2是第1实施方式涉及的半导体存储装置的方块图。
图3是第1实施方式涉及的存储单元阵列的电路图。
图4是第1实施方式涉及的读出放大器的电路图。
图5是第1实施方式涉及的块的模式图。
图6是第1实施方式涉及的块的电路图。
图7是第1实施方式涉及的测试器的操作的流程图。
图8是表示第1实施方式涉及的电源接通时的操作的流程图。
图9是第1实施方式涉及的读出操作时的各种信号的时序图。
图10是存储单元阵列的立体图。
图11是存储单元阵列的断面图。
图12是存储单元阵列的断面图。
图13是存储单元阵列的断面图。
图14是第1实施方式涉及的存储单元阵列的电路图。
图15是表示第2实施方式涉及的电源接通时的操作的流程图。
图16是第2实施方式涉及的读出操作时的各种信号的时序图。
图17是第3实施方式涉及的块的模式图。
图18是第3实施方式涉及的块的电路图。
图19是第4实施方式涉及的标志表的概念图。
图20是表示第4实施方式涉及的存储器系统的操作的流程图。
图21是表示第4实施方式涉及的变形例的存储器系统的操作的流程图。
图22是表示第5实施方式涉及的控制器的操作的流程图。
图23是第1至第3实施方式涉及的变形例的读出操作的流程图。
图24是表示第1实施方式涉及的读出操作时的操作的流程图。
图25是表示第4及5实施方式涉及的变形例的控制器的操作的流程图。
图26是第1至第5实施方式涉及的变形例的半导体存储装置的方块图。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310349384.3/2.html，转载请声明来源钻瓜专利网。
- 上一篇：阶地平埋型地下核电站
- 下一篇：统一的多级单元存储器
