[发明专利]一种总线仲裁方法及装置

说明书

技术领域

本发明涉及芯片领域的处理器仲裁技术，尤其涉及一种总线仲裁方法及装置。

背景技术

目前，仲裁分为集中式仲裁和分布式仲裁两大类，其中，分布式仲裁的扩展性好，但是仲裁效率低；集中式仲裁中的独立请求方式的仲裁效率高，能在一个时钟周期完成一个请求仲裁，该独立请求方式适合作为芯片内部的总线仲裁方式。

为了高效地响应外部请求，基于独立请求方式的总线仲裁部件的常用的实现方案是：在某个时钟周期，仲裁部件接收到总线上各主动模块的请求，按可配置优先级或固定优先级或其他仲裁方式进行仲裁后，向其中一个主动模块返回携带有请求被允许的仲裁应答信号。各主动模块收到仲裁应答信号后，通常所述仲裁应答信号用grant或aready表示；若仲裁应答信号为高电平，则可在下个时钟周期刷入新的请求；若仲裁应答信号为低电平，则缓存当前请求直至仲裁应答信号为高电平时将该请求发送至总线上。

图1为现有技术中一般仲裁实现方案时序图，虽然现有技术中一般仲裁实现方案的仲裁效率高，但是因为返回给主动模块的grant信号经过仲裁逻辑时有很长的延时，而且在处理器设计中grant信号还会去控制整个流水线的根时钟开关，由于电路使用的叶子时钟比根时钟时间落后，对时序要求更加严格，所以此类方案不适合高速互连设计、处理器设计以及请求模块多且请求仲裁延时长的设计。

图2为现有技术中改进的仲裁实现方案框图，是对一般仲裁实现方案的改进方案，通过用寄存器对grant信号进行打拍，将打拍后的grant信号输出至主动模块，进而能够支持高速互连、支持处理器开关时钟、支持数量大的主动模块；但是，该方案需要两个时钟周期才能完成一个请求发送，传输效率较低。

发明内容

有鉴于此，本发明的主要目的在于提供一种总线仲裁方法及装置，能提高总线的传输效率和电路频率，能满足高速互连需求。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种总线仲裁方法，该方法包括：

根据仲裁准则对当前接收到的外部设备发送的总线访问请求和/或已存储的总线访问请求进行仲裁，并对仲裁结果进行存储；

执行所存储的仲裁结果，并向当前发送总线访问请求和/或发送已存储总线访问请求的外部设备发送相应的仲裁应答信号。

上述方案中，所述仲裁结果为：仅一个总线访问请求被允许；

所述向当前发送总线访问请求和/或发送已存储总线访问请求的外部设备发送相应的仲裁应答信号，包括：

向总线访问请求被允许的外部设备发送仲裁允许信号；

向总线访问请求不被允许外部设备发送仲裁不允许信号。

上述方案中，该方法还包括：

对所述当前接收到的外部设备发送的总线访问请求进行存储。

上述方案中，所述执行所存储的仲裁结果，包括：

根据仲裁应答信号产生选择信号；

根据所述选择信号在所存储的总线访问请求中选择输出到总线上的总线访问请求，并向总线输出该总线访问请求；

根据所述仲裁应答信号控制外部设备输出总线访问请求的状态的更新。

上述方案中，所述根据仲裁准则对当前接收到的外部设备发送的总线访问请求和/或已存储的总线访问请求进行仲裁之前，该方法还包括：

对外部设备的仲裁应答信号预先配置为仲裁允许信号；

当外部设备有总线访问请求，且仲裁结果为不被允许时，将所述仲裁应答信号由仲裁允许信号变为仲裁不允许信号，同时，与该总线访问请求对应的外部设备不再允许输入新的总线访问请求，直至该总线访问请求被允许。

上述方案中，所述方法还包括：

为每个总线访问请求配置用于累计所述每个总线访问请求被阻塞的时钟周期数的计数器；

当某计数器的值超出设定阈值时，向总线输出所述某计数器对应的总线访问请求。

上述方案中，所述方法还包括：

确定某外部设备在预设的时间周期内持续获得仲裁允许信号且存储有其他外部设备的总线访问请求时，则对该持续获得仲裁允许信号的外部设备发出仲裁不允许信号，同时在其他外部设备中，向优先级最高的外部设备发出仲裁允许信号。

本发明还提供了一种总线仲裁装置，该装置包括仲裁模块、第一存储模块和执行模块；其中，

所述仲裁模块，用于根据仲裁准则对当前接收到的外部设备发送的总线访问请求和/或已存储的总线访问请求进行仲裁；

第一存储模块，用于对所述仲裁模块的仲裁结果进行存储；