[发明专利]用可变存储单元状态定义的非易失性存储器件和操作方法

说明书

相关申请的交叉引用

本专利申请要求于2012年8月10日提交的韩国专利申请第10-2012-0087834号的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及半导体存储器件和对半导体存储器件编程的方法。更具体地，本发明构思涉及包括非易失性存储单元的半导体存储器件以及用于该半导体存储器件的编程方法。在特定实施例中，本发明构思涉及具有非易失性存储单元的三维（3D）存储单元阵列的半导体存储器件和用于该半导体存储器件的编程方法。

背景技术

通常可以根据半导体存储器件的工作性质将半导体存储器件分类为易失性的或非易失性的。易失性存储器件在没有施加电力时丢失存储的数据，而非易失性存储器件即使在不再施加电力时也能保持存储的数据。

存在各种非易失性存储器件，包括例如掩膜型只读取存储器（mask read-only memory，MROM）、可编程只读取存储器（PROM）、可擦除可编程只读取存储器（EPROM）和电可擦除可编程只读取存储器（EEPROM）。

闪速存储器是一种具体类型的EEPROM，其已被采用以在多种多样的数字系统中使用，如计算机、蜂窝电话、PDA、数码相机、摄像录像机、话音记录器、MP3播放器、手持PC、游戏机、传真机、扫描仪、打印机等等。使闪速存储器在现代电子设备中被广泛使用的一个因素是其高数据密度。数据密度可以被理解为存储器件或存储系统所占用的每单位面积能够存储的数字数据比特的数量。

近来对于进一步增加诸如闪速存储器件的非易失性存储器件的数据密度的努力已经导致所谓的多电平存储单元（multi-level memory cell，MLC）以及相关的编程技术的发展和使用。一般使用术语“多电平存储单元”或“MLC”来表示能够存储（具体来说是意图存储）多于一个比特的二进制数据的一类非易失性存储单元。相反，“单电平存储单元”或“SLC（single-level memory cell）”被设计为，具体来说是可操作以存储仅仅一比特的二进制数据（例如，“1”或“0”）。在某些应用中，MLC和SLC之间的区别更多的涉及应用于存储单元的具体的编程、擦除和/或读取技术，而不是存储单元的物理结构。尽管如此，提供具有MLC而非SLC的非易失性存储单元阵列已经导致总体数据密度的显著增加。

最近进一步增加诸如闪速存储器件的非易失性存储器件的数据密度的其他努力已经导致所谓的三维（3D）存储单元阵列的发展。历史上，存储单元阵列被实现为存储单元、字线和位线的平面（2D）排列。然而，3D存储单元阵列本质上是堆叠多个2D存储单元阵列，从而提高了作为结果的结构的数据密度。

传统上理解特定类型的非易失性存储单元在被编程和/或擦除超过规定循环数量后会经历操作压力（operational stress）或疲劳。这种“损耗的（worn）”非易失性存储单元不能可靠地存储和提供数据。

发明内容

在一个实施例中，本发明构思提供一种用于包括主区域和缓存区域的非易失性存储器的编程方法，该方法包括：根据擦除状态和编程状态之一使用单比特编程操作在缓存区域的非易失性存储单元中编程第一数据；使存储在该非易失性存储单元中的第一数据无效；以及之后重新定义擦除状态。

在另一个实施例中，本发明构思提供一种非易失性存储器件的操作方法，该方法包括；使用一组第一到第M擦除状态当中的第N擦除状态、以及一组第一到第M编程状态当中的第N编程状态，在非易失性存储单元中编程第一数据，其中，“N”是范围从1到M的整数；确定对非易失性存储单元发生了擦除重新定义事件；将第N擦除状态重新定义为第（N+1）擦除状态；将第N编程状态重新定义为第（N+1）编程状态；以及在非易失性存储单元中编程第一数据之后，在物理擦除该非易失性存储单元之前，根据第（N+1）擦除状态和第（N+1）编程状态在非易失性存储单元中编程第二数据。

在另一个实施例中，本发明构思提供一种用于非易失性存储器件的操作方法，包括：对非易失性存储单元进行连续编程而不物理地擦除该存储单元，其中，对存储单元的每次连续编程使用相应地扩展的擦除状态区来指示该存储单元的擦除状态。

在另一个实施例中，本发明构思提供一种非易失性存储器，包括：第一存储器，其包括根据多条字线和多条位线排列的非易失性存储单元的阵列；以及第二存储器，其存储第一存储器的非易失性存储单元的状态信息，该状态信息定义具有第一擦除状态区的第一擦除状态和具有比第一擦除状态区宽的第二擦除状态区的第二擦除状态。