[发明专利]一种具有高锁定范围的半盲型过采样时钟数据恢复电路

说明书

技术领域

本发明涉及半导体集成电路设计技术领域，特别是涉及用于串行通信的时钟数据恢复电路（CDR）。

背景技术

时钟数据恢复电路（CDR）作为接收端的重要组成部分，它负责从高速的串行数据中提取同步信息，并利用这个同步信息对串行信号采样恢复出正确的数字信号，并对数据实现串并转换。一般而言，串行数据在发送端发送到传输介质上时，数据信号的特性比较理想。而在接收端，通过传输介质到达的数据信号被外界噪声和干扰叠加了。接收端在从串行数据中提取数据时，必须选择最佳的采样判决时刻，从而保证最小的误码率。针对这样的情况，数据恢复电路必须具备一定的抖动容限和抑制噪声、干扰的能力，高锁定范围的时钟数据恢复电路可以应对不同输入数据率的时钟数据恢复，电路的应用范围就会十分广泛，应用成本就很小。

半盲型过采样时钟数据恢复电路就是将相位跟踪型CDR和过采样型结合起来，过采样型CDR取代了相位跟踪型CDR中的采样器。这样可以克服相位跟踪型CDR的采样时间限制。

一般半盲型过采样时钟数据恢复电路基本结构就是如此，输入信号Din直接连接至多路平行过采样模块，然后经过环路进行频率锁定以及数据恢复。JournalOfSolid-StateCircuits上于2007年发表的A3.2Gb/sCDRUsingSemi-BlindOversamplingtoAchieveHighJitter Tolerance和A40–44Gb/s3×OversamplingCMOSCDR/1:16DEMUX以及JOURNALOF SELECTEDTOPICSINQUANTUMELECTRONICS上于2010年发表的5/10-Gb/sBurst-Mode ClockandDataRecoveryBasedonSemiblindOversamplingforPONs:Theoreticaland Experimental可以看到，这些半盲型过采样时钟数据恢复电路的结构基本类似，而所获得的数据率锁定范围分别是1.9Gbps-3.5Gbps、39.96Gbps-44.42Gbps、242M，可以看到，相对于其可恢复的最高数据率而言，所得到的锁定范围并不高。

发明内容

发明目的：针对上述现有存在的问题和不足，本发明的目的是提供一种具有高锁定范围的半盲型过采样时钟数据恢复电路，在一般半盲型过采样时钟数据恢复电路的多路平行过采样之前，加上一个鉴频器（FD），组成双环结构，使之完成对VCO的先粗调，后微调，最终完成频率锁定以及数据恢复，使电路获得极高的锁定范围。

技术方案：本发明的一种具有高锁定范围的半盲型过采样时钟数据恢复电路包括由多路平行过采样电路和鉴频器FD构成的接收器；滤波整形电路、边沿检测电路、数据恢复电路、相位信息电路、字节调整电路和频率/相位调整电路构成的数据恢复与频相控制电路，由多相位VCO电路、LPF电路和DAC电路构成的反馈电路，

鉴频器FD的输入端与输入信号Din连接，输出信号up连接到频率/相位调整电路的输入端，频率/相位调整电路的输出端顺序通过DAC电路、LPF电路、多相位VCO电路，最后将多相位VCO电路的输出连回鉴频器FD组成粗调环路；多路平行过采样电路的输入端与输入信号Din连接，输出端连接滤波整形电路，滤波整形电路输出端连接边沿检测电路，边沿检测电路输出端的一路顺序连接相位信息电路、频率/相位调整电路、DAC电路、LPF电路、多相位VCO电路，最后将多相位VCO电路连回多路平行过采样电路组成细调环路；另一路顺序连接数据恢复电路、字节调整电路完成数据恢复。

所述鉴频器电路FD包括顺序连接的D触发器D1、D2、D3、D4、D5以及反相器I1；输入信号Din接触发器D1的电平输入端，触发器D1的信号输入端D接自身输出端，输出端Q接触发器D2的输入端D，触发器D2的输出端Q接触发器D3的输入端D，触发器D3的输出端Q接触发器D4的输入端D，触发器D4的输出端Q连接在触发器D5的电平输入端，反相器I1的输入端连接在触发器D2的输出端Q，反相器I1的输出端连接在触发器D5的输入端D，最后，将时钟信号Clk连接至触发器D2、D3、D4的电平输入端。

本发明前端加入了鉴频器FD，组成粗调环路，完成对VCO输出信号的粗调，使VCO的输出频率接近所要锁定的频率。

本发明采用了双环结构，通过对采样时钟的粗调和微调完成本CDR的频率锁定和数据恢复的功能，大大提高了电路的锁定范围。