[发明专利]多栅VDMOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种多栅VDMOS晶体管及其形成方法。

背景技术

随着电子消费产品需求的增长，功率MOSFET的需求越来越大。功率场效应管主要包括垂直双扩散场效应管VDMOS（Vertical Double-Diffused MOSFET）和横向双扩散场效应管LDMOS（Lateral Double-Diffused MOSFET）两种类型。其中，沟槽型VDMOS晶体管（Trench Vertical MOS）由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在功率器件领域。

现有的VDMOS晶体管形成的具体过程为：提供半导体衬底，所述半导体衬底上表面上形成有外延层；在所述外延层内形成沟槽；在所述沟槽侧壁及底部形成栅氧化层；在所述沟槽内的栅氧化层上方形成填满沟槽的栅极；在所述栅极两侧的外延层内形成VMOS晶体管的源极；在所述外延层上形成覆盖栅极层间介质层，层间介质层用作绝缘层；接着，在所述层间介质层内形成接触孔，所述接触孔暴露出源极表面；在接触孔中填充满金属形成源极金属层；在所述半导体衬底的下表面上形成漏极金属层。

现有的VDMOS晶体管的驱动电流仍比较小。

发明内容

本发明解决的问题是怎样在一定的工作电压下，提高VDMOS晶体管的驱动电流。

为解决上述问题，本发明提供一种多栅VDMOS晶体管，包括：N型衬底，所述N型衬底具有第一表面和与第一表面相对的第二表面；位于所述N型衬底的第一表面上的N型漂移层；位于N型漂移层上的P型外延层；贯穿所述P型外延层和部分N型漂移层的若干沟槽；填充满若干沟槽的若干栅极结构；位于P型外延层内环绕每个栅极结构侧壁的N型掺杂区；位于P型外延层上的源极金属层，所述源极金属层将若干N型掺杂区电连接在一起；位于N型衬底的第二表面上的漏极金属层。

可选的，所述栅极结构的数量大于等于两个，沟槽的数量等于栅极结构的数量。

可选的，所述栅极结构的数量大于等于三个。

可选的，所述栅极结构在P型外延层和部分N型漂移层中呈直线排布、多边形排布、蜂窝型排布、同心圆排布、阵列排布、或不规则图形排布。

可选的，相邻栅极之间的间距相等。

可选的，所述相邻栅极结构之间的距离为0.1～10微米，栅极的宽度为0.1～10微米。

可选的，相邻N型掺杂区之间不接触。

可选的，源极金属层与相邻N型掺杂区之间的P型外延层接触。

可选的，所述栅极结构包括位于沟槽的侧壁和底部表面的栅介质层以及位于栅介质层上填充满沟槽的栅电极。

可选的，每个栅电极通过相应的导电插塞与栅极金属层相连。

可选的，源极金属层与栅极结构顶部表面之间具有隔离介质层。

本发明还提供了一种多栅VDMOS晶体管的形成方法，包括：

提供N型衬底，所述N型衬底具有第一表面和与第一表面相对的第二表面；在所述N型衬底的第一表面上形成N型漂移层；在所述N型漂移层上形成P型外延层；刻蚀所述P型外延层和部分N型漂移层，形成若干沟槽；在所述若干沟槽中形成若干栅极结构；在所述P型外延层内形成环绕每个栅极结构侧壁的N型掺杂区；在所述位于P型外延层上形成源极金属层，所述源极金属层将若干N型掺杂区电连接在一起；在所述N型衬底的第二表面上形成漏极金属层。

可选的，所述栅极结构的数量大于等于两个，沟槽的数量等于栅极结构的数量。

可选的，所述栅极结构的数量大于等于三个。

可选的，所述栅极结构在P型外延层和部分N型漂移层中呈直线排布、多边形排布、蜂窝型排布、同心圆排布、阵列排布、或不规则图形排布。

可选的，相邻栅极之间的间距相等。

可选的，相邻N型掺杂区之间不接触。

可选的，源极金属层与相邻N型掺杂区之间的P型外延层接触。

可选的，还包括：在源极金属层上形成层间介质层；在层间介质层中形成导电插塞；在层间介质层上形成栅极金属层，每个栅电极通过相应的导电插塞与栅极金属层相连。

与现有技术相比，本发明的技术方案具有以下优点：