[发明专利]磁隧道结及其形成方法、磁性随机存储器及其形成方法在审

专利信息
申请号: 201310338251.6 申请日: 2013-08-05
公开(公告)号: CN104347795A 公开(公告)日: 2015-02-11
发明(设计)人: 王冬江;张海洋 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L43/08 分类号: H01L43/08;H01L43/12
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 隧道 及其 形成 方法 磁性 随机 存储器
【说明书】:

技术领域

发明涉及半导体领域,特别涉及到一种磁隧道结及其形成方法、包括该磁隧道结的磁性随机存储器及其形成方法。

背景技术

磁性随机存储器(magnetic random access memory,MRAM)是一种非挥发性存储器,拥有静态随机存储器(SRAM)的高速读取写入能力,以及动态随机存储器(DRAM)的集成度,还能实现无限次地重复写入。MRAM通常包括用作开关的晶体管和用作核心结构的磁隧道结(magnetic tunnel junction,MTJ)。

参考图1,现有技术中,常规的MRAM包括基底10;

位于基底10上的晶体管,所述晶体管包括栅极21、漏极22和源极23;

覆盖所述晶体管和基底10的第一层间介质层31;

位于第一层间介质层31上的字线40;

覆盖所述第一层间介质层31和字线40的第二层间介质层32;

位于第二层间介质层32上的导电层52;

位于第一层间介质层31和第二层间介质层32中的第一插塞51,所述第一插塞51电连接漏极22和导电层52;

位于导电层52上的MTJ60,所述MTJ60位于所述字线40的上方,所述MTJ60呈长方体;

覆盖所述导电层52、所述MTJ60和第二层间介质层32的第三层间介质层33;

位于第三层间介质层33上的位线54;

位于第三层间介质层32中的第二插塞53,第二插塞53电连接所述MTJ60和位线54。

参考图2,所述MTJ60包括:固定磁化方向的被钉扎层61,磁化方向可以改变的自由层63,位于被钉扎层61和自由层63之间的隧道膜62。其中所述MTJ60为由下至上依次设置的被钉扎层61、隧道膜62和自由层63。

所述MTJ60也可以为由下至上依次设置的自由层63、隧道膜62和被钉扎层61。

当自由层63的磁化方向与被钉扎层61的磁化方向相同时,所述MTJ60的电阻最小;当自由层63的磁化方向与被钉扎层61的磁化方向相反时,所述MTJ60的电阻最大。通过控制自由层63的磁化方向,进而改变MTJ60的电阻值,以实现信息的存储。

所述MRAM在写入期间,所述位线54中具有第一电流,所述字线40中具有第二电流;所述第一电流和所述第二电流在自由层63中产生两个磁场。在所述两个磁场的作用下,自由层63的磁化方向被定向在一个方向上。所以通过控制第一电流和第二电流的大小和方向,就可以控制自由层63的磁化方向,使MTJ60的电阻值发生改变。例如,需要写入1时,使自由层63的磁化方向与被钉扎层61的磁化方向相同,MTJ60的电阻值较低;需要写入0时,使自由层63的磁化方向与被钉扎层61的磁化方向相反,MTJ60的电阻值较高。

在读取期间,晶体管接通,使得隧穿电流从位线54通过MTJ60和晶体管流到与源极23相连的地线(未示出)。若MRAM中存储的信息为1,由于MTJ60的电阻值较低,则隧穿电流较大,所述MTJ60两端的电压降较小;若MRAM中存储的信息为0,由于MTJ60的电阻值较高,则隧穿电流较小,所述MTJ60两端的电压降较大。通过测量流经MTJ60的电流值,或者所述MTJ60两端的电压降,就可以确定MRAM的存储状态。

上述MRAM的写入和读取速率慢,不同存储状态下MTJ的电阻值差值小,会导致确定MRAM的存储状态失误,且MTJ60不同位置处的电阻值不同。

发明内容

本发明解决的问题是现有技术中,MRAM写入和读取速率慢,不同存储状态下MTJ的电阻值差值小,会导致确定MRAM的存储状态失误,且MTJ不同位置处的电阻值不同。

为解决上述问题,本发明提供一种磁隧道结的形成方法,包括:提供磁隧道结层,所述磁隧道结层包括自由层、被钉扎层、位于自由层和被钉扎层之间的隧道膜;在所述磁隧道结层上形成掩膜层;刻蚀所述掩膜层,形成多个第一掩膜单元,所述第一掩膜单元呈长方体;对所述第一掩膜单元的侧壁进行各向同性刻蚀,形成第二掩膜单元,所述第二掩膜单元的侧壁光滑连接,所述第二掩膜单元定义磁隧道结的位置;以所述第二掩膜单元为掩膜,刻蚀所述磁隧道结层,形成磁隧道结。

可选的,刻蚀所述掩膜层,形成多个第一掩膜单元的方法包括:对所述掩膜层进行第一刻蚀,形成多个平行排列的条状结构;对所述条状结构进行第二刻蚀,将每一条状结构刻蚀成多个第一掩膜单元。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310338251.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top