[发明专利]包括具有底部氧化物衬垫和上氮化物衬垫的浅沟槽隔离(STI)区域的电子器件和相关方法

说明书

技术领域

本发明涉及电子器件领域，并且更具体地涉及半导体器件和相关方法。 

背景技术

超薄本体和掩埋氧化物(BOX)器件(UTBB)是有吸引力的器件结构，因为它们可以允许提高的半导体器件缩放。UTBB通常包括作为沟道区域的超薄Si本体，该Si本体是全耗尽的并且有益于短沟道效应(SCE)控制。另外，就更薄BOX(约25nm或者更薄)而言，与具有更厚BOX(多于50nm)的ETSOI(极薄绝缘体上硅)器件比较，UTBB提供更佳缩放能力和用于通过施加合理反向偏置来调节阈值电压(Vt)的能力。 

浅沟槽隔离(STI)区域通常在UTBB器件中用来相互电隔离半导体器件(例如场效应晶体管(FET))。然而就超薄层而言，典型处理操作可能在STI区域的界面引起断片(divot)，这些断片可能造成器件源极/漏极区域到Si衬底短接。 

各种方式已经一般用于增强STI隔离结构。在Anderson等人的第2012/0119296号公开美国专利中阐述一个这样的示例，该专利涉及沟槽生成的晶体管结构，其中晶体管的源极和漏极由绝缘体上硅(SOI)晶片的操纵衬底的半导体材料中的掺杂区域限定。栅极电极可以由SOI晶片的半导体层限定，该半导体层被绝缘层从操纵衬底分离。 

尽管存在这样的配置，特别是在比如在UTBB器件中使用相对小的尺度时对于STI区域可能仍然希望进一步增强。 

发明内容

鉴于前文，本发明的目的是提供一种具有在浅沟槽隔离(STI)区域与对应半导体器件之间的增强的界面特性的电子器件。 

这一目的和其它目的、特征及优点由一种电子器件提供，该电子器件可以包括衬底、覆盖衬底的掩埋氧化物(BOX)层、覆盖BOX层的至少一个半导体器件和在衬底中并且与至少一个半导体器件相邻的至少一个浅沟槽隔离(STI)区域。至少一个STI区域与衬底限定侧壁表面并且可以包括对侧壁表面的底部分加衬的氧化物层、对侧壁表面的在底部分以上的顶部部分加衬的氮化物层和在氮化物和氧化物层内的绝缘材料。因而，STI区域可以有利地减少在SIT区域与对应半导体器件之间的界面电短接的可能性。 

更具体而言，例如氮化物层可以包括氮化硅(SiN)层，并且氧化物层可以包括氧化铪(HfO₂)层。氮化物层可以在BOX层以上延伸，并且氧化物层可以在至少一个半导体器件以下终止。此外，绝缘材料可以不同于氮化物和氧化物层。举例而言，绝缘材料可以包括二氧化硅(SiO₂)。 

至少一个半导体器件可以例如包括至少一个场效应晶体管晶体管(FET)。更具体而言，至少一个FET可以包括凸起的源极和漏极区域和在它们之间的沟道区域。另外，至少一个STI区域可以在至少一个半导体器件的相对侧上包括多个STI区域。 

一种用于制作电子器件的方法可以包括在衬底中形成至少一个STI区域，该衬底具有覆盖衬底的BOX层。这可以通过至少以下操作来完成：在衬底中形成沟槽从而与衬底形成侧壁表面，用氧化物层对侧壁表面的底部分加衬，用氮化物层对侧壁表面的在底部分以上的顶部分加衬，并且在氮化物和氧化物层内沉积绝缘材料。该方法还可以包括形成与至少一个STI区域相邻的覆盖BOX层的至少一个半导体器件。 

附图说明

图1是包括增强的STI区域的根据本发明的电子器件的示意截面图。 

图2是图示用于制作图1的电子器件的方法的流程图。 

图3-图10是更具体图示用于制作图1的电子器件的方法步骤的系列示意截面图。 

图11是与图3-图10中所示方法步骤对应的流程图。 

具体实施方式

现在下文将参照附图更完全描述本发明，在附图中示出本发明的优选实施例。然而本发明可以用许多不同形式来体现而不应解释为限于这里阐述的实施例。实际上，提供这些实施例使得本公开内容将透彻而完整并且将向本领域技术人员完全传达本发明的范围。相似标号全篇指代相似单元。