[发明专利]门控时钟锁存器、其操作方法和采用其的集成电路有效
申请号: | 201310337046.8 | 申请日: | 2013-08-05 |
公开(公告)号: | CN103684355A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 伊利亚斯·埃尔金;扬戈;乔纳·阿尔本 | 申请(专利权)人: | 辉达公司 |
主分类号: | H03K3/012 | 分类号: | H03K3/012 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 徐丁峰;魏宁 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 门控 时钟 锁存器 操作方法 采用 集成电路 | ||
1.一种门控时钟锁存器,包括:
传播电路,具有配置为由输入时钟信号所驱动的单个第一开关;
保持器电路,耦连到所述传播电路并具有配置为由所述输入时钟信号所驱动的单个第一开关;以及
与门,耦连到所述传播电路和所述保持器电路并具有耦连到所述传播电路中的第二开关和所述保持器电路中的第二开关的内部节点。
2.根据权利要求1所述的门控时钟锁存器,其中所述门控时钟锁存器具有位于所述传播电路的第三和第四开关和所述保持器电路的反相器之间的第一节点,所述节点耦连到所述与门的第一输入并且耦连在所述保持器电路的所述第一和第二开关之间。
3.根据权利要求1所述的门控时钟锁存器,其中所述与门由与非门和反相器的组合来形成,所述内部节点位于所述与非门和所述反相器之间。
4.根据权利要求1所述的门控时钟锁存器,其中所述输入时钟信号的高态防止经由所述传播电路的所述第二开关所提供的信号驱动所述保持器电路中的反相器和所述与门。
5.根据权利要求1所述的门控时钟锁存器,其中所述传播电路的所述第一开关是PFET开关并且所述保持器电路的所述第一开关是NFET开关。
6.根据权利要求1所述的门控时钟锁存器,其中所述传播电路的所述第二开关是NFET开关,所述保持器电路的所述第二开关是PFET开关并且所述与门是二输入与门。
7.一种对时钟信号进行门控的方法,包括:
置位使能信号以将门控时钟锁存器置于使能模式中,其中所述门控时钟锁存器提供作为输入时钟信号的函数的输出时钟信号;以及
解置位所述使能信号以将所述门控时钟锁存器置于禁止模式中,其中所述输出时钟信号被禁止并且所述输入时钟信号至多驱动所述门控时钟锁存器的传播电路的开关、所述门控时钟锁存器的保持器电路的开关以及所述门控时钟锁存器的与门的输入。
8.根据权利要求7所述的方法,进一步包括仅当所述门控时钟锁存器在所述使能模式中时采用所述与门的内部节点来驱动所述传播电路的第二开关和所述保持器电路的第二开关。
9.根据权利要求7所述的方法,进一步包括采用所述输入时钟信号的高态来防止经由所述传播电路的第二开关所提供的信号驱动所述保持器电路中的反相器和所述与门。
10.一种集成电路,包括:
时钟;
耦连到所述时钟的多个门控时钟锁存器,所述多个门控时钟锁存器中的每一个包括:
传播电路,具有配置为由输入时钟信号所驱动的单个第一开关,
保持器电路,耦连到所述传播电路并具有配置为由所述输入时钟信号所驱动的单个第一开关,以及
与门,耦连到所述传播电路和所述保持器电路并具有耦连到所述传播电路中的第二开关和所述保持器电路中的第二开关的内部节点;
耦连到所述多个门控时钟锁存器的对应的多个钟控的存储元件;
其他IC电路;以及
控制器,耦连到所述多个门控时钟锁存器并配置为置位使能信号以将所述多个门控时钟锁存器中的一个置于使能模式中,其中所述门控时钟锁存器提供作为输入时钟信号的函数的输出时钟信号,以及解置位所述使能信号以将所述多个门控时钟锁存器中的所述一个置于禁止模式中,其中所述输出时钟信号被禁止并且所述输入时钟信号至多驱动所述门控时钟锁存器的传播电路的开关、所述门控时钟锁存器的保持器电路的开关以及所述门控时钟锁存器的与门的输入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辉达公司,未经辉达公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310337046.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:高压固体开关
- 下一篇:基于差分演化的粒子滤波方法