[发明专利]浮栅MOS晶体管的制造方法

说明书

技术领域

本领域涉及半导体制造领域，具体涉及一种浮栅晶体管的制造方法。

背景技术

随着集成电路技术的发展，传统的基于单一晶体管功能的硅集成电路，出现了很多困难的、急待解决的问题，而浮栅MOS晶体管(Floating Gate MOS)，作为新型高集成度的单元晶体管，为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。

在浮栅MOS晶体管中，由于FG（浮动栅极）位于STI（浅沟槽隔离结构）的上方，并且完全与STI的位置相反，所以传统的形成FG的工艺流程是先进行STI Etch（浅沟槽隔离结构刻蚀），然后在浅沟槽隔离结构中沉积氧化硅并经过CMP(化学机械研磨)和氮化硅去除工艺，最后再通过多晶硅的沉积和多晶硅研磨形成浮动栅极结构。

图1-4为现有技术制备浮动栅极的流程示意图，包括以下步骤：

1、提供一半导体器件，该器件自下而上依次包括硅衬底1、介质层2和氮化硅层3，如图1所示。

2、采用光刻工艺及干法刻蚀工艺于器件形成浅沟槽隔离结构，形成图2所示。

3、沉积氧化硅层4填满浅沟槽隔离结构并去除剩余氮化硅层3′，如图3所示；

4、沉积多晶硅层5覆盖剩余介质层2′和氮化硅层4的上表面，如图4所示。

5、进行化学机械研磨工艺去除一定厚度的多晶硅层5暴露出其下表面覆盖的氮化硅层4，然后回蚀氮化硅层4，如图5所示。

由此可见，现有技术中采用的技术方案是先刻蚀形成浅沟槽隔离结构，然后进行填充氧化硅层并抛光后去除氮化硅后，再沉积多晶硅层后，再进行化学机械研磨并回蚀氧化硅层。由此可见，现有技术的制备方法比较繁琐，生产周期较长。

对比文件（申请号：200710094466.2）公开了一种形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法，包括以下步骤：提供依次带有垫氧化层和腐蚀阻挡层的半导体衬底；在腐蚀阻挡层上形成研磨层,所述研磨层上形成有与浅沟槽位置对应的开口；以研磨层为罩幕，沿开口刻蚀腐蚀阻挡层至露出垫氧化层；以研磨层和腐蚀阻挡层为罩幕，刻蚀垫氧化层和半导体衬底，形成浅沟槽；去除研磨层后，在浅沟槽内側沉积衬氧化层，并将绝缘氧化层填充满浅沟槽；去除腐蚀阻挡层和垫氧化层，形成浅沟槽隔离结构。

该发明在腐蚀阻挡层上形成刻蚀过程中保护腐蚀阻挡层的研磨层，使刻蚀气体对腐蚀阻挡层不会产生影响,腐蚀阻挡层的厚度也不发生变化,从而使浅沟槽隔离结构的隔离效果提高。

发明内容

本发明根据现有技术的不足，提供了一种浮动栅极的制造方法，先进行所有的沉积步骤，然后刻蚀形成浅沟槽并填充氧化硅，最后进行化学机械研磨并去除部分氧化硅，形成浮栅晶体管的浮动栅极和浅沟槽隔离结构，本发明采用同步刻蚀的方法，能够有效简化工艺流程，提高生产效率，进而缩短出货时间。

本发明采用的技术方案为：

一种浮栅MOS晶体管的制造方法，其中，包括以下步骤：

于一硅衬底的表面依次沉积介质层、多晶硅层和氮化物层；

依次刻蚀所述氮化物层、多晶硅层和所述介质层至所述硅衬底中，形成STI沟槽；

沉积一氧化层充满所述STI沟槽并覆盖剩余氮化物层的表面；

对所述氧化硅层进行平坦化工艺，去除位于所述剩余氮化物层的表面上的氧化硅层；

回蚀部分位于STI沟槽中氧化硅层后，去除所述剩余氮化物层；

进行后续浮栅晶体管的制造工艺。

上述的方法，其中，所述氮化物层为氮化硅层。

上述的方法，其中，采用光刻及干法刻蚀工艺形成所述STI沟槽。

上述的方法，其中，沉积所述多晶硅层的厚度为600-700埃。

上述的方法，其中，采用湿法刻蚀工艺回蚀所述STI沟槽内填充的部分氧化硅层。

上述的方法，其中，进行所述湿法刻蚀工艺后，所述STI沟槽内填充的剩余氧化层上表面位于剩余介质层上表面与剩余第一多晶硅层上表面之间。

上述的方法，其中，所述氧化层为氧化硅。

由于本发明采用了以上技术方案，在氮化硅沉积之前，先沉积一多晶硅层，然后再进行沟槽填充，并通过刻蚀形成MOS晶体管的浮动栅极和浅沟槽，无需在刻蚀形成STI沟槽并填充后在沉积多晶硅然后再进行研磨和刻蚀，简化了工艺步骤，提高了生产效率。

附图说明