[发明专利]用于实现可重构系统中配置信息多发射的重构控制器

说明书

技术领域

本发明涉及嵌入式可重构设计领域，具体地，涉及一种可重构系统中配置信息多发射的重构控制器和管理方法。

背景技术

近年来，随着微电子技术以及计算机技术的发展，尤其是大规模高性能的可编程器件的出现、软硬件设计方法和设计工具上的改进，可重构计算逐渐成为国际上诸多领域中一个新的研究热点.可重构计算的本质是利用可编程器件可多次重复配置逻辑状态的特性，在运行时根据需要动态改变系统的电路结构，从而使系统兼具灵活、简捷、硬件资源可复用、易于升级等多种优良性能.可重构系统大多由可重构硬件和管理硬件功能重构的可重构配置控制单元构成。可重构配置控制单元，通过更新可重构硬件上的配置信息，将算法应用中所包含的各个子任务，映射到可重构硬件中的各个计算单元上。可重构硬件可以采用FPGA的细粒度逻辑单元，也可以采用特定功能的粗粒度模块，使得硬件功能的执行更加灵活，软硬件之间的鸿沟更加不明显，硬件任务可以根据需求像软件任务一样灵活的调用和配置。

可重构计算已经广泛应用于高速数字滤波器、图像压缩、密码处理、硬件演化计算、定制计算(Custom Computing)、嵌入式系统等领域.随着各类软件应用的要求越来越高，现今对可重构系统的性能要求也越来越高。可重构系统的工作性能由可重构硬件的计算性能和重构性能共同决定，计算性能反映各个子任务在可重构硬件上的执行效率，重构性能反映在可重构硬件上实现各个子任务功能切换的重构效率。在计算性能不变的情况下，提高可重构系统工作性能的关键是提高可重构系统的硬件重构效率。但局部动态可重构系统如何利用算法应用的特点来提高可重构系统中硬件的重构效率已经成为了制约可重构技术发展的一个因素。

在可重构系统的设计中，通常会根据可重构阵列的请求来向其发送配置信息，而配置信息常常存储在配置信息缓存中，因此如何高效完成配置信息的访问并将配置信息发送给可重构阵列的管理方法决定了动态重构的效率。传统的可重构系统中会根据可重构阵列的配置信息访问请求，按时间先后顺序逐一响应，具体过程为，解析配置信息访问请求得到配置信息地址，根据配置信息地址到配置信息缓存单元中读取配置信息，再将读到的配置信息发送给发出配置信息访问请求的可重构阵列。考虑传统可重构系统中的这一请求响应过程，发现当前后相邻的请求需要的配置信息相同时，仍需要到配置信息缓存单元中重复读取配置信息，这就造成配置信息量较大、配置信息重复率高的情况下，配置信息的访问请求响应速度慢，效率低。

发明内容

发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种用于实现可重构系统中配置信息多发射的重构控制器和管理方法，提高复杂的可重构系统动态重构效率。

技术方案：为实现上述发明目的，本发明采用的第一种技术方案为一种用于实现可重构系统中配置信息多发射的重构控制器，包括配置信息缓存单元，配置信息预取控制模块，配置信息更新控制模块，配置信息解析模块，配置信息发送控制模块，以及配置信息读写接口模块；

所述配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；

所述配置信息预取控制模块：用于控制配置信息读写接口从外部存储器读取配置信息存入到所述配置信息缓存单元中；

所述配置信息更新控制模块：用于控制配置信息缓存单元中配置信息的更新；

所述配置信息解析模块：用于解析可重构阵列发送到配置信息读写接口的配置信息访问请求；

所述配置信息发送控制模块：用于控制配置信息读写接口同时发送配置信息到某个或某几个可重构阵列；

所述配置信息读写接口：用于与外部存储器建立通信，来进行配置信息的读写操作。

进一步的，所述配置信息解析模块包括配置信息访问请求缓存单元和配置信息地址解析单元；

所述配置信息访问请求缓存单元：用于缓存一段时间内某个或某几个可重构阵列发送的配置信息访问请求；

所述配置信息地址解析单元：用于比较所述配置信息访问请求缓存单元中的配置信息地址。

进一步的，所述配置信息访问请求缓存单元按照发送配置信息访问请求的时间先后顺序来存储一段时间内某个或某几个可重构阵列发送的配置信息访问请求，存储内容包括每次配置信息访问请求的配置信息地址以及发出请求的可重构阵列编号。