[发明专利]一种制作嵌入式闪存的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种嵌入式闪存的制作方法。

背景技术

存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、SRAM（静态随机存储器）、DRAM(动态随机存储器)和FRAM(铁电存储器)等。其中，闪存存储器即FLASH，其成为非易失性半导体存储技术的主流，即使在供电电源关闭后仍能保持片内信息；在存储器电可擦除和可重复编程，而不需要特殊的高电压；闪存存储器具有成本低、密度大的特点。其独特的性能使其广泛的运用于各个领域，包括嵌入式系统，如PC及设备、电信交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储器类产品。在各种各样的FLASH器件中，嵌入式闪存器件是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。

嵌入式闪存器件中的闪存存储器具有堆栈式栅极结构，此结构包括遂穿氧化层、用来储存电荷的多晶硅浮置栅极、氧化硅/氮化硅/氧化硅（ONO）结构的栅极介电层以及用来控制数据存取的多晶硅控制栅极。对于55nm以及更先进的技术节点而言，由于闪存存储器应用于高压设备中其需要具有高击穿电压，因此，在闪存存储器中形成的多晶硅控制栅极的结构为两层的多晶硅。

在集成电路内制作逻辑电路模块和闪存电路模块的过程中，图1A-1C为现有技术中嵌入式闪存器件制作方法所对应的刨面结构示意图。如图1A所示，提供半导体衬底100，将半导体衬底，100分为两个区域，分别为：用于形成逻辑器件的第一区域I，逻辑电路区域I；用于形成闪存存储器的二区域II，闪存单元区域II。在所述逻辑电路区域中形成有栅极介电层101，在所述闪存单元区域中形成有堆栈式结构，此结构包括遂穿氧化层102、多晶硅浮置栅极103以及氧化硅/氮化硅/氧化硅（ONO）结构的栅极介电层104。接着，在所述半导体衬底上沉积形成多晶硅层105。

接着，如图1B所示，在多晶硅层105上形成光刻胶层106，采用光刻工艺图案化所述光刻胶层106，以形成具有图案的光刻胶层106。接着，根据图案化的光刻胶层106依次刻蚀多晶硅层105和栅极介电层104，以形成开口107。开口107露出硅晶硅浮置栅极103。

然后，如图1C所示，在所述半导体衬底100上形成多晶硅层108，多晶硅层108覆盖逻辑电路区域中的多晶硅层105，在多晶硅层108和多晶硅层105之间存在有接触面109，多晶硅层108覆盖闪存单元区域中的多晶硅层105和多晶硅浮置栅极103。

然而，在闪存单元区域中沉积形成两层多晶硅的过程中相应的在逻辑电路区域中也形成了两层多晶硅。在逻辑电路区域中的两层多晶硅层之间存在有接触面，其能够影响逻辑电路区域中的逻辑器件的性能。

因此，需要一种新的方法，以避免在逻辑电路区域中形成的逻辑栅极结构具有两层多晶硅，避免两层多晶硅层之间存在有接触面影响逻辑栅极器件的性能，以提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作嵌入式闪存的方法，包括下列步骤，提供半导体衬底，所述半导体衬底具有闪存单元区域和逻辑电路区域；在所述半导体衬底上依次形成第一多晶硅层和第二多晶硅层；在所述第二多晶硅层上形成图案化的光刻胶层；根据所述图案化的光刻胶层去除所述逻辑电路区域中的所述第一多晶硅层和所述第二多晶硅层；去除所述图案化的光刻胶层；在所述半导体衬底上依次形成第三多晶硅层和牺牲层；去除所述闪存单元区域中的所述牺牲层；采用平坦化工艺去除所述闪存单元区域中的所述第三多晶硅层；去除所述逻辑电路区域中残留的所述牺牲层。

优选地，采用湿法清洗工艺去除所述闪存单元区域中的所述牺牲层。

优选地，采用化学机械研磨执行所述平坦化工艺。

优选地，采用湿法清洗工艺去除所述逻辑电路区域中的所述牺牲层。

优选地，还包括在形成所述第一多晶硅层之后采用光刻工艺刻蚀所述闪存单元区域中的所述第一多晶硅层以形成多个沟槽的步骤。