[发明专利]用于锁相环的有源滤波器

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种用于锁相环的有源滤波器。

背景技术

锁相环电路是用于多种芯片的通用模块设计，使用广泛。其中环路滤波器模块对整个锁相环系统的稳定性有着至关重要的影响，所以环路滤波器的设计相当重要。在对可调带宽没有特别大的情况下业界普遍采用无源滤波器设计，但是当对超宽带锁相环设计时，压控振荡器的可调电压可能大于电荷泵供给电压，有源环路滤波器的应用就是必须的，但是有源滤波器由于自身有源器件的噪声、不稳定性等因素的影响一直是设计有源滤波器的难题。

发明内容

本发明所要解决的技术问题是提供一种用于锁相环的有源滤波器，能实现低噪声、高稳定性的有源环路滤波器，进而能保障超宽带锁相环系统的性能。

为解决上述技术问题，本发明提供的用于锁相环的有源滤波器包括：运算放大器、第一MOS晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容模块、第二电容模块、第三电容模块、第四电容模块和数字信号控制模块。

所述运算放大器的负输入端连接由锁相环的电荷泵输出的电荷泵电流。

所述运算放大器的正输入端连接第一偏置电流，所述运算放大器的正输入端和地之间连接所述第一电阻，所述第一MOS晶体管的栅极和所述运算放大器的正输入端连接，所述第一MOS晶体管的源极和漏极连接在一起。

所述第一电容模块、所述第二电容模块、所述第三电容模块和所述第四电容模块都分别包括四个连接端，第一连接端为输入端、第二连接端为输出端、第三连接端为第一控制端、第四连接端为第二控制端。

所述第一电容模块通过第一连接端和第二连接端和所述第二电阻串联在所述运算放大器的负输入端和输出端之间。

所述第二电容模块通过第一连接端和第二连接端连接在所述运算放大器的负输入端和所述运算放大器的输出端之间。

所述第三电阻连接在所述运算放大器的输出端和所述第四电阻的第一端之间，所述第四电阻的第二端为所述有源滤波器的输出端，所述有源滤波器的输出端向所述锁相环的压控振荡器输出控制电压。

所述第四电阻的第一端连接所述第三电容模块的第一连接端和第二连接端中的一个，所述第三电容模块的第一连接端和第二连接端中的另一个接地；所述第四电阻的第二端连接所述第四电容模块的第一连接端和第二连接端中的一个，所述第四电容模块的第一连接端和第二连接端中的另一个接地。

所述数字信号控制模块包括5个输入控制端和两个数据输出端，所述5个输入控制端接收5个控制信号，所述数字信号控制模块根据所述5个输入控制端接收的5个控制信号形成两组数据信号并分别从两个数据输出端输出，两组数据信号都为5位、且两组数据信号的各对应位的数据互为反相。

所述第一电容模块、所述第二电容模块、所述第三电容模块和所述第四电容模块的第三连接端都连接所述数字信号控制模块的第一数据输出端，所述第一电容模块、所述第二电容模块、所述第三电容模块和所述第四电容模块的第四连接端都连接所述数字信号控制模块的第二数据输出端。

所述第一电容模块、所述第二电容模块、所述第三电容模块和所述第四电容模块都采用相同的电容模块结构。

所述电容模块结构包括六级子电容单元，每一级子电容单元都包括子电容、第一PMOS管和第一NMOS管，每一级子电容的第一端分别通过一个所述第一PMOS管开关和所述电容模块结构的第一连接端相连、以及通过一个所述第一NMOS管开关和所述电容模块结构的第一连接端相连，每一级子电容的第二端和所述电容模块结构的第二连接端相连。

第一级子电容单元的第一PMOS管和第一NMOS管都导通，使所述第一级子电容一直连接在所述电容模块结构的第一连接端和第二连接端之间。

第二级子电容单元的第一PMOS管的栅极连接第一组数据信号中的第一位、第一NMOS管的栅极连接第二组数据信号中的第一位；第三级子电容单元的第一PMOS管的栅极连接第一组数据信号中的第二位、第一NMOS管的栅极连接第二组数据信号中的第二位；第四级子电容单元的第一PMOS管的栅极连接第一组数据信号中的第三位、第一NMOS管的栅极连接第二组数据信号中的第三位；第五级子电容单元的第一PMOS管的栅极连接第一组数据信号中的第四位、第一NMOS管的栅极连接第二组数据信号中的第四位；第六级子电容单元的第一PMOS管的栅极连接第一组数据信号中的第五位、第一NMOS管的栅极连接第二组数据信号中的第五位。