[发明专利]一种判决电路及接收机

说明书

技术领域

本发明属于信号处理技术领域，尤其涉及一种判决电路及接收机。

背景技术

判决电路是接收机的重要组成部分，用于将接收机前端处理得到的模拟信号与参考电压进行比较，以输出数字信号。

在实际应用中，往往由于载波和本地频率之间的频偏、在发送期间的信号失真、各个部件之间的失配和信道干扰，造成判决电路的待判决信号中存在直流分量。当待判决信号中存在直流分量时，会导致判决电路出现误判。

如何消除待判决信号中直流分量的影响，准确地恢复数据是本领域技术人员亟待解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种判决电路，可以消除待判决信号中直流分量的影响，从而准确的恢复数据。

为实现上述目的，本发明提供如下技术方案：

本发明公开了一种判决电路，应用于接收机中，所述判决电路包括延迟电路、减法器电路和数据恢复电路；

所述延迟电路的输入端接入待判决信号、输出端连接至所述减法器电路的一个输入端，所述延迟电路将所述待判决信号延迟预设时间后输出至所述减法器电路，所述预设时间为T/3至5T/3，其中，T为待判决信号的符号周期；

所述减法器电路的另一个输入端接入所述待判决信号，所述减法器电路对所述待判决信号和经过延迟后的信号进行差分比较，消除所述待判决信号中的直流分量，输出消除直流分量的信号至所述数据恢复电路；

所述数据恢复电路在所述消除直流分量的信号大于第一阈值电压时输出1，在所述消除直流分量的信号小于第二阈值电压时输出0，在所述消除直流分量的信号位于所述第一阈值电压和第二阈值电压之间时，保持上次的输出，其中，所述第一阈值电压大于所述第二阈值电压。

优选的，在上述判决电路中，所述延迟电路包括N+1个采样支路和缓冲器，其中，N≥M，N和M为整数，，t为采样时钟的周期；

N+1个采样支路并联连接，N+1个采样支路的输入端同时接入待判决信号，N+1个采样支路的输出端同时连接至所述缓冲器的输入端，所述缓冲器的输出端连接至所述减法器电路的反相输入端；

所述采样支路包括第一开关管、第二开关管和电容，所述第一开关管的输入端接入待判决信号，所述第二开关管的输出端连接至所述缓冲器的输入端，所述第一开关管的输出端和所述第二开关管的输入端通过所述电容接地。

优选的，在上述判决电路中，所述减法器电路包括运算放大器、第一电阻、第二电阻、第三电阻和第四电阻；

所述待判决信号通过所述第一电阻接入所述运算放大器的正相输入端，所述缓冲器的输出端通过所述第三电阻连接至所述运算放大器的反相输入端，所述第二电阻连接在所述运算放大器的正相输入端和反相输出端之间，所述第四电阻连接在所述运算放大器的反相输入端和正相输出端之间。

优选的，在上述判决电路中，所述数据恢复电路包括第一比较器、第二比较器和RS触发器；

所述第一比较器的反相输入端接入所述第一阈值电压、正相输入端与所述运算放大器的反相输出端连接；

所述第二比较器的正相输入端接入所述第二阈值电压、反相输入端与所述运算放大器的反相输出端连接；

所述RS触发器的S端与所述第一比较器的输出端连接、R端与所述第二比较器的输出端连接，所述RS触发器的Q端为所述判决电路的数字信号输出端。

优选的，在上述判决电路中，所述数据恢复电路包括第一比较器、第二比较器和RS触发器；

所述第一比较器的反相输入端接入所述第一阈值电压、正相输入端与所述运算放大器的正相输出端连接；

所述第二比较器的正相输入端接入所述第二阈值电压、反相输入端与所述运算放大器的正相输出端连接；

所述RS触发器的S端与所述第一比较器的输出端连接、R端与所述第二比较器的输出端连接，所述RS触发器的端为所述判决电路的数字信号输出端。

优选的，在上述判决电路中，所述N+1个采样支路中开关管的开启时间与采样时钟的周期一致，从采样支路0至采样支路N中的第一开关管的驱动信号依次延迟一个开启时间，并且每个采样支路中的第二开关管的驱动信号相对于本采样支路中的第一开关管的驱动信号延迟T/3至5T/3。

本发明还公开了一种接收机，包括天线、放大器、滤波器、混频器、解调器和上述任意一种判决电路。