[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

上拉模块，分别与第一时钟信号输入端、信号输出端以及上拉结点连接，用于根据所述上拉结点处的电位向信号输出端输出所述第一时钟信号输入端输入的信号，所述上拉结点为所述上拉模块与上拉驱动模块的连接点；

下拉模块，分别与所述信号输出端、第一信号端以及第二时钟信号输入端连接，用于根据所述第二时钟信号输入端输出的信号下拉所述信号输出端的电位至第一信号端；

上拉驱动模块，分别与信号输入端以及所述上拉结点连接，用于根据所述信号输入端输入的信号驱动所述上拉模块；

复位模块，分别与第二信号端、复位信号端以及上拉结点连接，用于根据所述复位信号端输入的信号将所述上拉结点的信号复位；

稳压模块，与所述上拉结点连接，用于稳定所述上拉结点处的电位。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位信号端与第二时钟信号输入端连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一信号端以及第二信号端均为低电平；所述第二信号端的电位比第一信号端的电位低。

4.根据权利要求1-3任意一项所述的移位寄存器单元，其特征在于，所述上拉驱动模块包括上拉驱动晶体管，所述复位模块包括复位晶体管，所述上拉模块包括上拉晶体管以及自举电容，所述下拉模块包括下拉晶体管，所述稳压模块包括稳压电容；

所述上拉驱动晶体管的栅极以及源极与信号输入端连接，所述上拉驱动晶体管的漏极分别与复位晶体管的源极、稳压电容的第一端、自举电容的第一端、以及上拉晶体管的栅极连接；

所述复位晶体管的栅极与复位信号端连接、所述复位晶体管的漏极分别与稳压电容第二端以及第二信号端连接；

所述上拉晶体管的源极与第一时钟信号输入端连接，所述上拉晶体管的漏极分别与信号输出端、自举电容的第二端以及下拉晶体管的源极连接；

所述下拉晶体管的栅极与第二时钟信号输入端连接，所述下拉晶体管的漏极与第一信号端连接。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所有晶体管均为N沟道型晶体管或者所有晶体管均为P沟道型晶体管。

6.一种驱动根据权利要求1所述移位寄存器单元的方法，其特征在于，包括：

充电阶段，信号输入端输入上一级输出信号或起始信号，上拉驱动晶体管以及上拉晶体管导通，复位信号端输入的信号关断复位晶体管，上一级输出信号或起始信号对稳压电容以及自举电容充电；

输出阶段，信号输入端信号输入结束，上拉驱动晶体管关断，第二时钟信号输入端输入的信号关断下拉晶体管；上拉晶体管继续导通，自举电容通过第一时钟信号输入端输入的信号将上拉结点电位升高，稳压电容对上拉结点电位进行保持，上拉晶体管将第一时钟信号输入端的信号输出至信号输出端；

复位阶段，复位信号端输入的信号控制复位晶体管以及下拉晶体管导通，复位晶体管将上拉结点电位下拉，上拉晶体管关断，下拉晶体管将信号输出端电位下拉。

7.根据权利要求6移位寄存器单元驱动方法，其特征在于，所述复位信号输入端与第二时钟信号输入端连接。

8.一种栅极驱动电路，其特征在于，包括多个根据权利要求1-5任意一项所述的移位寄存器单元；除最后一级移位寄存器单元外，其余每一级移位寄存器单元的信号输出端均连接下一级移位寄存器单元的信号输入端，第一级移位寄存器单元的信号输入端接入起始信号。

9.一种显示装置，其特征在于，包括权利要求8所述的栅极驱动电路。