[发明专利]半导体装置

说明书

本申请以日本专利申请2013-53387号（申请日：2013年3月15日）及日本专利申请2013-58016号（申请日：2013年3月21日）为在先基础而享受优先权。本申请通过参照这些在先申请而包括其全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

半导体装置随着高速化而变得容易受到电源（Vcc）和接地（Vss）的电位变化的影响。特别是数据的I/O信号受到电源、接地或这两者的电位变化的影响，I/O信号在上升/下降部分的波动变大。于是，以使电源和接地的电位稳定化（强化）或减小电源-接地间的电感为目的，将电源用引线间和接地（接地）用引线间用金属线电连接。此外，为了提高半导体装置的通用性，改变控制信号和I/O信号等的内引线的排列顺序和外引线的排列顺序。该情况下，在封装内，通过将引线彼此用以跨位于其间的引线的方式地设置的中继用金属线连接，改变电极焊盘的排列顺序和外引线的排列顺序。

此外，近年来，半导体装置持续小型化、高密度化。例如，存在在封装内层叠了半导体芯片而成的半导体装置和使半导体芯片大型化了的半导体装置。然而，在此类半导体装置中，半导体芯片所占的区域增大（宽），因此难以在封装内确保设置金属线的空间。此外，如果想要在封装内确保设置金属线的空间，则封装会增大。

如上所述，在持续小型化、高密度化的半导体装置中，需要能将内引线间连接的半导体装置。

发明内容

本发明提供在持续小型化、高密度化的半导体装置中能将内引线间连接的半导体装置。

本发明的实施方式涉及的半导体装置，其具备：多条引线，其具有内引线和外引线；半导体芯片，其设置于多条引线之上；间隔件，其介于半导体芯片与多条引线之间，在半导体芯片的背面与多条引线之间形成间隙；和导线，其设置于间隙中，在半导体芯片的背面下方将内引线间电连接。

本发明的其他实施方式涉及的半导体装置，其具备：多条引线，其具有内引线和外引线；半导体芯片，其设置于多条引线之上；和间隔件，其介于半导体芯片与多条引线之间，在半导体芯片的背面下方将内引线间电连接。

附图说明

图1是第一实施方式涉及的半导体装置的俯视图。

图2是第一实施方式涉及的半导体装置的放大剖视图。

图3是第一实施方式涉及的半导体装置的局部俯视图。

图4是图3中的线段X-X处的剖视图。

图5是表示第一实施方式涉及的半导体装置的制造方法的流程图。

图6是第二实施方式涉及的半导体装置的俯视图。

图7是第二实施方式涉及的半导体装置的放大剖视图。

图8是第二实施方式涉及的半导体装置的引线基板及间隔件的放大俯视图。

图9是图8中的线段X-X处的剖视图。

图10是图8中的线段Y-Y处的放大剖视图。

图11是图10中的线段Z-Z处的剖视图。

图12是表示第二实施方式涉及的半导体装置的制造方法的流程图。

附图标记说明：

100、200半导体装置；110、210引线基板；111、211引线；111A、211A内引线；111B、211B外引线；111C凹部；121-124、221-224半导体芯片；121P-124P、221P-224P电极焊盘（pad）；121R、221R背面；130、230间隔件；131、133、231、233粘接层；132、232绝缘层；140导线（wire）；150、250密封树脂；234导体层；230A凹陷；E导电体；F芯片粘接膜（die attach film）；S间隙；S1表面（第一主面）；S2背面（第二主面）；S3、S4侧面；W金属线。

具体实施方式

下面参照附图来详细说明实施方式。

（实施方式）

图1是第一实施方式涉及的半导体装置100的俯视图。图2是第一实施方式涉及的半导体装置100的局部放大剖视图。在该实施方式中，半导体装置100是TOSP（Thin Small Outline Package，薄型小尺寸封装）型的半导体装置。

如图1、图2所示，半导体装置100具备引线基板110、半导体芯片121～124、间隔件130、导线140和密封树脂150。再有，在图1中，用实线而不是虚线来记载由密封树脂150密封了的半导体芯片121～124、间隔件130及导线140。