[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

高电子迁移率晶体管（High Electron Mobility Transistor，简称：HEMT）典型地可以包括调制掺杂异质结及相应的源漏结构。由于存在于异质结中的二维电子气（Two Dimensional Electron Gas，简称：2-DEG）基本不受电离杂质离子散射的影响，其迁移率非常高，因此HEMT器件近来受到许多关注。

随着器件尺寸的降低，提出在HEMT装置中使用诸如量子阱（Quantum Well，简称：QW）的超薄体（Ultra Thin Body，简称：UTB）以减轻或避免晶体管的短沟道效应。通常，硅装置使用诸如二氧化硅的非晶态电介质以生成绝缘物上硅的UTB层。然而，这些材料是热绝缘的，导致装置的热耗散性能差。另外，现有的非平面量子阱晶体管易于出现电荷溢出，从而影响了装置性能。

发明概述

本发明的发明人发现上述现有技术中存在问题，并因此针对上述问题提出了新的技术方案以至少部分减轻或解决至少部分上述问题。

根据本发明的一个方面，提供一种制造半导体装置的方法，包括：提供衬底结构，所述衬底结构包括衬底以及形成在衬底表面上的鳍片式缓冲层；在所述鳍片式缓冲层的表面上形成量子阱材料层；以及，在量子阱材料层上形成势垒材料层；其中所述量子阱材料层适于在其中形成电子气。

在一个实施例中，所述衬底表面上还形成有与所述鳍片式缓冲层横向邻接的绝缘部；并且，所述在所述鳍片式缓冲层的表面上形成量子阱材料层的步骤包括：在所述鳍片式缓冲层的未被所述绝缘部覆盖的表面上形成量子阱材料层。

在一个实施例中，在势垒材料层上形成盖层，之后形成栅极结构，所述栅极结构包括至少在所述盖层的一部分上的栅极绝缘层、在栅极绝缘层上的栅极、以及用于所述栅极的间隔物。

在一个实施例中，在势垒材料层上形成盖层，之后形成栅极结构，所述栅极结构包括在所述盖层的一部分和绝缘部的一部分上的栅极绝缘层、在栅极绝缘层上的栅极、以及用于所述栅极的间隔物。

在一个实施例中，上述方法还包括：以栅极结构为掩模进行蚀刻，直至鳍片式缓冲层的一部分被蚀刻去除；在鳍片式缓冲层的被蚀刻部分上生长半导体材料以形成源区和漏区。

在一个实施例中，提供衬底结构的步骤包括：在所述衬底上形成缓冲层；对缓冲层进行图案化，以形成所述鳍片式缓冲层。

在一个实施例中，鳍片式缓冲层的厚度范围可以为约1-2μm；量子阱材料层的厚度范围可以为约10-50nm；和/或势垒材料层的厚度范围可以为约1-5nm。盖层的厚度范围可以为约1-3nm。

在一个实施例中，所述量子阱材料层的形成、所述势垒材料层的形成、和/或所述盖层的形成包括选择性外延生长。

在一个实施例中，鳍片式缓冲层的材料为AlN；量子阱材料为GaN；并且势垒材料层的材料为AlN。在一个实施例中，量子阱材料可以是下列之一：InGaN、AlGaN、Ge、III－IV或II－VI族半导体材料。在一个实施例中，所述衬底是硅衬底。

根据本发明的另一方面，提供一种半导体装置，包括：衬底；在所述衬底表面上的鳍片式缓冲层；在所述鳍片式缓冲层表面上的量子阱材料层；在量子阱材料层上的势垒材料层；其中所述量子阱材料层适于在其中形成电子气。

在一个实施例中，上述装置还包括：在所述衬底表面上的与所述鳍片式缓冲层横向邻接的绝缘部；并且所述量子阱材料层形成在所述鳍片式缓冲层的未被所述绝缘部覆盖的表面上。

在一个实施例中，上述装置还包括：在势垒材料层上的盖层；以及栅极结构，其中所述栅极结构包括至少在所述盖层的一部分上的栅极绝缘层、在栅极绝缘层上的栅极、以及用于所述栅极的间隔物。

在一个实施例中，上述装置还包括：在势垒材料层上的盖层；以及栅极结构，其中所述栅极结构包括在所述盖层的一部分和绝缘部的一部分上的栅极绝缘层、在栅极绝缘层上的栅极、以及用于所述栅极的间隔物。

在一个实施例中，上述装置还包括在鳍片式缓冲层的被蚀刻部分上形成的源区和漏区。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。

根据下面参照附图的详细描述，可以更加清楚地理解本发明，在附图中：