[发明专利]一种控制器和一种掉电保护方法

说明书

技术领域

本发明涉及自动化控制技术领域，更具体地说，涉及一种控制器和一种掉电保护方法。

背景技术

存储有上位机的组态信息和现场实时运行信息的控制器是自动控制系统的核心组成部分，为防止系统电源掉电时数据丢失，需要为所述控制器内存储的数据进行掉电保护。

现有技术中主要是采用“锂电池+静态随机存储器SRAM”模式的掉电保护方案，其工作原理为：在系统电源正常供电过程中，通过所述SRAM存储上位机的组态信息和现场实时运行信息；系统电源掉电后，系统运行停止，转由锂电池为所述SRAM供电，以保证其数据内容不丢失；待系统电源重新上电后，系统从SRAM中读取数据，在上次掉电的节点处重新开始运行。

但是，由于所述SRAM属于一种易失性存储器，且所述锂电池供电时间有限，因此在系统电源长时间掉电的情况下，容易导致负责供电的锂电池电量耗尽或下降，进而引起所述SRAM内数据内容丢失，降低该掉电保护方案的可靠性。

发明内容

有鉴于此，本发明提供一种控制器和一种掉电保护方法，以实现在降低锂电池供电时间的前提下，保证系统电源掉电后存储的数据不丢失，提高掉电保护方案的可靠性。

一种控制器，包括：

系统电源；

锂电池；

输入端分别与所述系统电源和锂电池相连的电源管理芯片；所述电源管理芯片用于实现所述系统电源供电支路和锂电池供电支路之间的切换；

与所述电源管理芯片的输出端相连、用于在检测到所述系统电源掉电时，生成并发出中断请求信号的检测电路；

分别与所述电源管理芯片的输出端相连的易失性存储器和可读写的非易失性存储器；

以及分别与所述电源管理芯片、所述检测电路、所述易失性存储器和所述可读写的非易失性存储器相连的中央处理器CPU；所述CPU用于响应所述中断请求信号，执行中断服务程序，所述中断服务程序包括：读取所述易失性存储器在系统电源掉电节点时刻存储的数据，并将数据写入到所述可读写的非易失性存储器，当数据写入完成后关闭所述电源管理芯片，以及当系统电源重新上电且系统初始化完成后，读取所述可读写的非易失性存储器中的数据，并将数据写入到所述易失性存储器。

可选地，所述中断服务程序还包括：在读取所述易失性存储器在系统电源掉电节点时刻存储的数据，并将数据写入到所述可读写的非易失性存储器这一指令执行之前以及执行之后，均还包括读取所述系统电源的电平信号，根据所述电平信号判断系统电源的供电情况，若系统电源恢复正常供电则退出所述中断服务程序。

可选地，还包括连接于所述系统电源与所述锂电池之间的充电线路。

其中，所述易失性存储器为第二代双倍速率同步动态随机存储器DDR2。

其中，所述可读写的非易失性存储器为闪速存储器Flash。

一种掉电保护方法，应用于上述控制器，包括：

步骤a、电源管理芯片检测到系统电源掉电后，控制锂电池供电支路选通；同时，检测电路检测到系统电源掉电，向CPU发出中断请求信号；

步骤b、所述CPU响应所述中断请求信号，执行中断服务程序，所述中断服务程序包括：读取所述易失性存储器在系统电源掉电节点时刻存储的数据，并将数据写入到所述可读写的非易失性存储器；控制所述电源管理芯片关闭；以及当系统电源重新上电且系统初始化完成后，读取所述可读写的非易失性存储器中的数据，并将数据写入到所述易失性存储器。

可选地，在步骤b中所述的读取所述易失性存储器在系统电源掉电节点时刻存储的数据，并将数据写入到所述可读写的非易失性存储器执行之前和执行之后，均还包括：

读取所述系统电源的电平信号，并根据所述电平信号判断系统电源的供电情况，若系统电源恢复正常供电则退出所述步骤b。

可选地，在系统电源正常供电情况下，所述系统电源还为所述锂电池持续充电直至所述锂电池充电完成。