[发明专利]闪存装置、存储器控制器及闪存的控制方法

权利要求书

1.一种存储器控制器，适于控制闪存，其特征在于，包括：

损坏行管理器，记录该闪存中的损坏行地址信息；

错误检测及校正解码器，通过该损坏行管理器来接收由该闪存读出的读取数据，针对该读取数据进行解码，并依据该读取数据以产生错误信息；以及

损坏行决定电路，耦接该错误检测及校正解码器及该损坏行管理器，该损坏行决定电路接收该错误信息并传送至该损坏行管理器，以使该损坏行管理器依据该错误信息更新该损坏行地址信息，

该损坏行决定电路包括多个缓冲器，上述多个缓冲器依序串连耦接于该错误检测及校正解码器以及该损坏行管理器间，其中，第i级的缓冲器存储错误累计产生次数等于i的错误行地址，其中i为正整数。

2.根据权利要求1所述的存储器控制器，其特征在于，该错误检测及校正解码器判断该读取数据是否发生错误，并输出发生错误的该读取数据对应的该错误行地址以作为该错误信息。

3.根据权利要求2所述的存储器控制器，其特征在于，该损坏行决定电路计数该错误行地址的该错误累计产生次数，并依据该错误累计产生次数传送该错误行地址至该损坏行管理器。

4.根据权利要求3所述的存储器控制器，其特征在于，该损坏行管理器存储该错误行地址以更新该损坏行地址信息。

5.根据权利要求3所述的存储器控制器，其特征在于，该损坏行决定电路在该错误行地址的该错误累计产生次数大于预设临界值时，该损坏行决定电路传送该错误行地址至该损坏行管理器。

6.根据权利要求1所述的存储器控制器，其特征在于，还包括：

错误检测及校正编码器，由主机端接收写入数据，并针对该写入数据进行错误检测及校正码的编码动作以产生编码数据；

扰乱器，耦接在该错误检测及校正编码器与该损坏行管理器间，针对该编码数据进行数据扰乱动作；

写入电路，耦接至该闪存，该写入电路依据该损坏行地址信息将扰乱后的该编码数据写入该闪存；

读出电路，耦接该闪存，并由该闪存读出该读取数据；以及

解扰乱器，耦接该读出电路及该错误检测及校正解码器，该解扰乱器对该读取数据进行数据解扰乱动作，并将解扰乱的该读取数据传送至该错误检测及校正解码器。

7.一种闪存装置，其特征在于，包括：

闪存；以及

存储器控制器，耦接该闪存，该存储器控制器包括：

损坏行管理器，记录该闪存中的损坏行地址信息；

错误检测及校正解码器，透过该损坏行管理器接收由该闪存读出的读取数据，针对该读取数据进行解码，并依据该读取数据是否发生错误以产生错误信息；以及

损坏行决定电路，耦接该错误检测及校正解码器及该损坏行管理器，该损坏行决定电路接收该错误信息并传送至该损坏行管理器，以使该损坏行管理器依据该错误信息更新该损坏行地址信息，该损坏行决定电路包括：

多个缓冲器，上述多个缓冲器依序串连耦接于该错误检测及校正解码器以及该损坏行管理器间，其中，第i级的缓冲器存储错误累计产生次数等于i的错误行地址，其中i为正整数。

8.根据权利要求7所述的闪存装置，其特征在于，该错误检测及校正解码器判断该读取数据是否发生错误，并输出发生错误的该读取数据对应的该错误行地址以作为该错误信息。

9.根据权利要求7所述的闪存装置，其特征在于，该损坏行决定电路计数该错误行地址的该错误累计产生次数，并依据该错误累计产生次数传送该错误行地址至该损坏行管理器。

10.根据权利要求9所述的闪存装置，其特征在于，该损坏行管理器存储该错误行地址以更新该损坏行地址信息。

11.根据权利要求9所述的闪存装置，其特征在于，该损坏行决定电路在该错误行地址的该错误累计产生次数大于预设临界值时，该损坏行决定电路传送该错误行地址至该损坏行管理器。