[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

在现有技术中，使用高K栅介质层的金属栅晶体管得到普遍认可。使用高K栅介质层的金属晶体管与传统的CMOS晶体管相比，可以减少栅极漏电流，提升与时间相关的介质击穿(Time Dependent Dielectric Breakdown，TDDB)性能，降低栅介质层发生击穿的可能性。

图1～图3是现有技术的在同一衬底上同时形成PMOS金属晶体管和NMOS金属晶体管的方法的剖面结构示意图。

参照图1，衬底100包括P型有源区和N型有源区，在P型有源区形成有第一高K栅介质层101和位于第一高K栅介质层101上的第一伪栅极111，在N型有源区形成有第二高K栅介质层102和位于第二高K栅介质层102上的第二伪栅极112，在第一伪栅极111两侧衬底、在第二伪栅极112两侧衬底中形成有源极、漏极(未示出)。

结合参照图1和图2，沉积层间介质层103，层间介质层103覆盖P型有源区和N型有源区，层间介质层103上表面与第一伪栅极111上表面和第二伪栅极112上表面持平。接着，去除第一伪栅极111形成第一伪栅沟槽121，去除第二伪栅极112形成第二伪栅沟槽122。

参照图3，在第一伪栅沟槽中填充金属形成第一金属栅极131，在第二伪栅沟槽中填充金属形成第二金属栅极132，这样形成位于P型有源区的PMOS金属晶体管、位于N型有源区的NMOS金属晶体管。

但是，上述在同一衬底上同时形成PMOS金属晶体管和NMOS金属晶体管的工艺，形成的NMOS金属晶体管的TDDB性能不佳。

发明内容

本发明解决的问题是在同一衬底上同时形成PMOS金属晶体管和NMOS金属晶体管的工艺，形成的NMOS金属晶体管性能不佳。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供衬底，所述衬底包括第一有源区和第二有源区，所述第一有源区和第二有源区的类型相反；

在所述衬底上形成位于第一有源区的第一伪栅极结构、位于第二有源区的第二伪栅极结构，所述第一伪栅极结构包括第一栅介质层和位于第一栅介质层上的第一伪栅极，所述第二伪栅极结构包括第二栅介质层和位于第二栅介质层上的第二伪栅极；

在所述衬底上形成层间介质层，所述层间介质层的上表面与第一伪栅极上表面、第二伪栅极上表面持平；

去除所述第一伪栅极形成第一伪栅沟槽；

去除所述第二伪栅极结构形成第二伪栅沟槽；

在所述第二伪栅沟槽的底部和侧壁形成第三栅介质层。

可选地，在形成所述第一伪栅沟槽后，形成所述第二伪栅沟槽；或者，在形成第二伪栅沟槽后，形成第一伪栅沟槽。

可选地，所述第一栅介质层和第三栅介质层中均含有锆；

所述第一有源区为N型有源区，第二有源区为P型有源区，所述第一栅介质层中锆的质量浓度大于第三栅介质层中锆的质量浓度；

或者，所述第一有源区为P型有源区，第二有源区为N型有源区，所述第三栅介质层中锆的质量浓度大于第一栅介质层中锆的质量浓度。

可选地，所述第一栅介质层、第三栅介质层中锆的质量浓度范围为大于等于1％小于等于80％。

可选地，所述第一有源区为N型有源区，所述第二有源区为P型有源区，所述第一栅介质层中锆的质量浓度范围为大于等于10％小于等于80％；

或者，所述第一有源区为P型有源区，所述第二有源区为N型有源区，所述第三栅介质层中锆的质量浓度范围为大于等于10％小于等于80％。

可选地，所述第一有源区为N型有源区，第二有源区为P型有源区，所述第一栅介质层的厚度大于第三栅介质层的厚度；

或者，所述第一有源区为P型有源区，第二有源区为N型有源区，所述第一栅介质层的厚度小于第三栅介质层的厚度。

可选地，所述第一栅介质层和第三栅介质层的厚度范围为大于等于小于等于

可选地，还包括：在所述第一伪栅沟槽的侧壁和底部形成第一功函数层；

形成第三栅介质层后，在所述第二伪栅沟槽侧壁和底部形成第二功函数层。

可选地，所述第一伪栅极结构还包括位于第一伪栅极与第一栅介质层之间的第一扩散阻挡层，所述第二伪栅极结构还包括位于第二伪栅极与第二栅介质层之间的第二扩散阻挡层；

在形成第二功函数层之前，在第三栅介质层上形成第三扩散阻挡层。