[发明专利]包括二极管的半导体装置和制造半导体装置的方法

权利要求书

1.一种半导体装置，包括：

第一导电类型的半导体主体中的晶体管单元区域；

所述晶体管单元区域中在晶体管单元之间的第一沟槽，其中

所述第一沟槽从第一侧面延伸到所述半导体主体中并包括在侧壁电耦合至所述半导体主体的pn结二极管。

2.根据权利要求1所述的半导体装置，其中，所述第一沟槽包括沿着所述第一沟槽的侧壁线状地形成的所述第一导电类型的第一半导体层和邻接所述第一半导体层与所述第一导电类型互补的第二导电类型的第二半导体层。

3.根据权利要求2所述的半导体装置，其中，所述第一半导体层沿着所述第一沟槽的底面线状地形成。

4.根据权利要求2所述的半导体装置，其中，电介质沿着所述第一沟槽的底面线状地形成。

5.根据权利要求2所述的半导体装置，其中，所述半导体主体为包括至少10¹⁸cm^-3的掺杂浓度的硅半导体衬底，并且所述第一半导体层沿着所述半导体主体的所述第一侧面线状地形成。

6.根据权利要求2所述的半导体装置，其中，所述晶体管单元的漂移区域的至少一部分处于所述第一半导体层中。

7.根据权利要求2所述的半导体装置，其中，所述第一半导体层为包括范围在10¹⁵cm^-3至5×10¹⁷cm^-3之间的最大掺杂浓度的硅半导体层。

8.根据权利要求1所述的半导体装置，其中，所述第一半导体层的厚度的范围为1μm至30μm。

9.根据权利要求2所述的半导体装置，其中，所述第二半导体层为多晶硅半导体层。

10.根据权利要求1所述的半导体装置，其中，所述第一沟槽延伸到所述半导体主体中的深度的范围为20μm与250μm。

11.根据权利要求1所述的半导体装置，其中，所述第一沟槽的宽度的范围为5μm和70μm。

12.根据权利要求1所述的半导体装置，其中，所述pn结二极管的击穿电压小于所述晶体管单元的主体区域和漂移区域之间的击穿电压。

13.根据权利要求1所述的半导体装置，其中，所述第一沟槽穿过所述半导体主体延伸至第二侧面。

14.根据权利要求13所述的半导体装置，其中，电介质层邻接所述第一沟槽中在所述第二侧面处的所述pn结二极管。

15.根据权利要求1所述的半导体装置，还包括从所述第一侧面延伸到所述半导体主体中的第二沟槽，其中，所述第二沟槽包括在侧壁电耦合至所述半导体主体的pn结二极管；并且其中，所述第一沟槽和所述第二沟槽之间的距离的范围为20μm和200μm。

16.根据权利要求15所述的半导体装置，其中，所述第一沟槽中的所述pn结二极管的正极电连接至所述第二沟槽中的所述pn结二极管的正极，并且所述第一沟槽中的所述pn结二极管的负极电连接至所述第二沟槽中的所述pn结二极管的负极。

17.根据权利要求1所述的半导体装置，还包括所述晶体管单元区域中在晶体管单元之间的第二沟槽，其中，所述第二沟槽包括在侧壁电耦合至所述半导体主体的pn结二极管；并且其中，所述第二沟槽中的所述pn结二极管为pn结隔离结构，所述pn结隔离结构被配置为在所述半导体主体邻接所述第二沟槽的第一侧壁的第一部分与所述半导体主体邻接所述第二沟槽的第二侧壁的第二部分之间提供电隔离。

18.根据权利要求17所述的半导体装置，其中，所述第一沟槽和所述第二沟槽中的所述pn结二极管的正极或者所述第一沟槽和所述第二沟槽中的所述pn结二极管的负极电分离。

19.根据权利要求1所述的半导体装置，还包括穿过所述半导体主体从所述第一侧面延伸到第二侧面的第三沟槽，其中，所述第三沟槽包括电介质结构，所述电介质结构被配置为在所述半导体主体邻接所述第三沟槽的第一侧壁的第一部分与所述半导体主体邻接所述第三沟槽的第二侧壁的第二部分之间提供电隔离。

20.一种集成电路，包括根据权利要求1所述的半导体装置。