[发明专利]一种迟滞可控的同步比较器

权利要求书

1.一种迟滞可控的同步比较器，包括同步比较器模块和锁存单元；所述同步比较器模块中，第一晶体管M₁的栅极接偏置电压Φ，源极接地；第二晶体管M₂的栅极接输入端Cp，源极接所述第一晶体管M₁的漏极；第三晶体管M₃的栅极接输入端Cn，源极接所述第一晶体管M₁的漏极；第四晶体管M₄的源极和所述第二晶体管M₂的漏极相连；第五晶体管M₅的源极与所述第三晶体管M₃的漏极相连；第六晶体管M₆的栅极接接偏置电压Φ，其源极接工作电压VDD，其漏极与所述第四晶体管M4的漏极相连；第七晶体管M₇的栅极接接偏置电压Φ，其源极接工作电压VDD，其漏极与所述第五晶体管M₅的漏极相连；第八晶体管M₈的栅极与所述第五晶体管M₅的漏极相连，其源极接工作电压VDD，其漏极与所述第四晶体管M₄的漏极和所述第六晶体管M₆的漏极相连；第九晶体管M₉的栅极与所述第四晶体管M₄的漏极相连，其源极接工作电压VDD，其漏极与所述第五晶体管M₅的漏极和所述第七晶体管M₇的漏极相连；

所述锁存单元中，与非门G₁的第一输入口与所述第八晶体管M₈的栅极相连，其第二输入口与输出端子Op相连；与非门G₂的第一输入口与所述第九晶体管M₉的栅极相连，其第二输入口与输出端子On相连；

其特征在于，所述同步比较器包括至少两路的反馈模块，其对称设置在所述同步比较器模块两边，并根据控制要求，增设所述反馈模块的数量，实现迟滞可调的同步比较器。

2.如权利要求1所述的同步比较器，其特征在于，所述反馈模块包括第十晶体管M₁₁、第十一晶体管M₃₁、第十二晶体管M₄₁和与门A₁；

所述第十晶体管M₁₁的源极与所述第二晶体管M₂的源极相连；

所述第十一晶体管M₃₁的栅极与所述第二晶体管M₂的栅极相连，其源极与所述第十晶体管M₁₁的漏极相连，其漏极与所述第四晶体管M₄的源极相连；

所述第十二晶体管M₄₁的栅极接接偏置电压Φ，其源极接工作电压VDD，其漏极与所述第十一晶体管M₃₁的漏极相连；

所述与门A₁的第一输入口与控制信号Hc1相连，其第二输入口与所述输出端子Op相连，其输出口与所述第十晶体管M₁₁的栅极相连。

3.如权利要求2所述的同步比较器，其特征在于，所述第一晶体管M₁、第二晶体管M₂、第三晶体管M₃、第四晶体管M₄、第五晶体管M₅、第十晶体管M₁₁和第十一晶体管M₃₁均为NMOS晶体管。

4.如权利要求2所述的同步比较器，其特征在于，所述第六晶体管M₆、第七晶体管M₇、第八晶体管M₈、第九晶体管M₉和第十二晶体管M₄₁均为PMOS晶体管。

5.如权利要求1-4所述的同步比较器，其特征在于，反馈模块中，所述与门A₁作为反馈开关，由所述第十晶体管M₁₁和第十二晶体管M₄₁提供偏置电平，第十一晶体管M₃₁控制迟滞阈值。