[发明专利]低导通电阻的半导体装置及其制造方法

说明书

技术领域

本申请案要求享有2013年3月12日提出的美国临时申请案61/776,835的权益，其中该申请案内容在这里都被全部引入作为参考。

本发明是有关具增加特征导通电阻的半导体装置及其制造方法。本特别地，本发明是有关具有此装置特性的高电压金属氧化物半导体晶体管。本发明可延伸至浮栅半导体装置。

背景技术

图1为已知的延伸漏极金属氧化物半导体场效晶体管(EDMOSFET)的剖面图。金属氧化物半导体通常包括栅极区80、源极区90以及漏极区95。本示范图的金属氧化物半导体晶体管1被配置在具有沿着衬底10配置的深N型阱25的衬底10上。衬底10可以是P型衬底、用于N通道金属氧化物半导体晶体管的P型后栅极、N型衬底或用于P通道金属氧化物半导体晶体管的N型后栅极。

P型阱30被配置在源极区90的深N型阱25中。P掺杂源极区35与N掺杂源极区40被配置在P型阱30中且定义出源极区90的接触区。N掺杂漏极区45定义出漏极区95的接触区。介电层60可以是定义漏极区95的接触区域与源极区90的接触区的界线的场氧化层。导电层70可以是被配置在横跨介电层60的一部分与场氧化层50的多晶硅层。

金属氧化物半导体晶体管具有三种根据终端电压而定的运作模式。例如，金属氧化物半导体晶体管具有终端电压V_g(栅极终端电压)、V_s(源极终端电压)以及V_d(漏极终端电压)。当栅极与源极之间的偏压电压V_gs小于金属氧化物半导体晶体管的阈值电压V_th时，N通道金属氧化物半导体以截止模式(cutof fmode)运作。在截止模式中，通道不会增加，通道区中的电流I_ds为零。

当偏压电压V_gs超过阈值电压V_th时，只要通道电压V_ds不超过饱和电压V_ds，sat，则N通道金属氧化物半导体以线性模式(linear mode)运作。饱和电压通常定义为偏压电压V_gs减去阈值电压V_th。当N通道金属氧化物半导体处于线性模式时，电流I_ds随着通道电压V_ds增长。最后，当通道电压V_ds超过饱和电压V_ds，sat时，通道夹止(pinch off)且电流饱和。当N通道金属氧化物半导体晶体管处于这种饱和模式时，I_ds独立于V_ds。

相较于侧向扩散金属氧化物半导体场效晶体管(LDMOSFET)，延伸漏极金属氧化物半导体场效晶体管(EDMOSFET)的特征是相对高的特征导通电阻(RON)。然而，对比于LDMOSFET，EDMOSFET的特征在于具有数量较少的遮蔽层。一般来说，经由降低漂移区的掺杂浓度或增加漂移区长度，可提升EDMOSFET与LDMOSFET的击穿电压。这样会增加特定导通电阻。此方法会提高半导体结构的特定导通电阻(Ron，sp)，使得BVdss与Ron，sp无法同时改善。

发明内容

本案的装置的实施例提供具有增加的击穿电压但不改变装置的特定导通电阻的半导体装置。本案的装置的实施例提供具有减少的特定导通电阻但不影响装置的击穿电压的半导体装置。

本发明的一面向提供的半导体装置包括具有邻近于厚介电层的薄介电层的双介电层、被配置在厚介电层上的绝缘层以及可沿着具有阶层部分的薄介电层被配置的第一导电层，阶层部分至少有一部份沿着绝缘层被配置。

在本发明的实施例中，半导体装置可包括第二导电层。例如，根据本发明的某些实施例，第二导电层可被配置在第一导电层与绝缘层的一部份上方，而中界导电氧化层可配置在第二导电层与第一导电层以及绝缘层的一部份之间。

在本发明的某些实施例中，薄介电层可为薄栅极氧化层且厚介电层可为厚栅极氧化层。更依据这个实施例，厚栅极氧化层、绝缘层与第二多晶硅层边缘上的中界导电氧化层的厚度可在从至的范围内。

根据本发明的某些实施例，第一导电层及/或第二导电层可包括多晶硅。在本发明的某些实施例中，中界导电氧化层是使用高温氧氧化沉积方法所配置的氧化层。

本发明的一面向提供的高电压金属氧化物半导体(HVMOS)晶体管包括衬底、沿着衬底配置的双栅极氧化物结构以及双导电层结构。根据本发明的实施例，双栅极氧化物结构具有邻近于厚栅极氧化层的薄栅极氧化层以及被配置在厚栅极氧化层上的绝缘层。