[发明专利]一种基于DES的电子系统认证芯片

说明书

技术领域

 本发明涉及一种电子系统认证芯片。

背景技术

在电子技术普及的今天，越来越多的电子系统方案被设计及应用，也有越来越多的方案被非法地盗用，极大地损害了设计者和生产者的经济利益和创新的信心。为了防止产品的方案被“山寨”，如何有效地保护电子系统已经成为业内关注的焦点，也将成为电子行业发展的重要技术。为了解决以上问题，本发明欲设计一种可以用于电子产品的身份验证的电子系统认证芯片，以预防电子产品被人“山寨”。

发明内容

 本发明的目的在于提供一种电子系统认证芯片。本发明的上述目的是这样实现的：所述的电子系统认证芯片包含串行通信协议模块、数据解密模块，芯片控制模块，密钥生成模块，时钟产生模块等。时钟产生模块输出端与串行通信协议模块输入端、密钥生成模块输入端、芯片控制模块输入端、数据解密模块输入端相连，串行通信协议模块与芯片控制模块相连，密钥生成模块与芯片控制模块、数据解密模块相连，芯片控制模块与数据解密模块相连。

与现有技术比较，本发明的电子系统认证芯片，芯片自带解密功能，可以用于电子产品的身份验证，可以预防电子产品被人“山寨”。本发明有针对性地设计产品，简化芯片的访问方式，成本具有一定优势的产品。同时，本发明产品采用常规0.35μm的CMOS（互补金属氧化物半导体）工艺，容易集成，高成品率，低成本，是一款电路简单、经济实用、成本低、很有市场前景的芯片。

附图说明

图1是本发明的系统认证芯片的内部电路结构示意框图。

图2是本发明的封装后的引脚定义图。

图3是本发明的一种应用实例电路图。 

具体实施方式

为了更清楚地解释芯片的设计，下面结合附图的具体实施例对本发明进一步说明。（但不是对本发明的限制）。

图1所示是本发明的系统认证芯片的电路结构示意框图，本发明在结构上包含了串行通信协议模块、数据解密模块，芯片控制模块，密钥生成模块，时钟产生模块等。时钟产生模块输出端与串行通信协议模块输入端、密钥生成模块输入端、芯片控制模块输入端、数据解密模块输入端相连。串行通信协议模块与芯片控制模块相连。密钥生成模块与芯片控制模块、数据解密模块相连。芯片控制模块与数据解密模块相连。

所述的时钟产生模块设有内部振荡器和分频模块。内部振荡器在芯片内部自动生成，而分频模块连声内部振荡器，对振荡器的时钟频率实现分频。

所述的串行通信协议模块使用的是I²C（内部整合电路，下同）协议，是一种两线式的串行通信协议，用于芯片和控制器件的通信。

所述的密钥生成模块设有存储器和密钥产生器。存储器存储用于产生密钥的数据，而密钥产生器用于产生密钥。

所述的数据解密模块用于执行64位的DES（数据加密标准）解密。

所述的芯片控制模块是整个芯片的核心,它控制数据解密的进程,它从I²C接口中提取信息，并且提供数据解密模块的密文，同时控制密钥的产生。

本发明的原理是上位机访问电子系统认证芯片时，获取的数据具有唯一的标识，也就是说，除了当前系统使用的电子系统认证芯片外，使用其它的方式难以获取和复制上位机从电子系统认证芯片读取的数据。而我司为各个厂家提供的芯片又具有唯一性，所以厂家能通过电子系统认证芯片读取的数据与预期的数据是否相符这一情况来判断当前的硬件方案是正版还是盗版。

进一步地，所述的通信模块采用兼容I²C接口SDA、SCL与上位机通信，上位机通过数据线SDA与时钟线SCL将相关命令和数据写入芯片，也可以通过SDA、SCL将芯片的处理结果读取到上位机。

进一步地，本发明为加强数据通信的安全性，采用双重挑战应答方式认证，其双重性体现为：先用一组密钥实现一组随机数的加密，通过上位机发送给认证芯片，认证芯片经过处理得到随机数后，利用随机数生成一组密钥，然后上位机根据随机数选定的密钥，再对一组随机数进行加密，得到加密数据发送给认证芯片，认证芯片利用选定的密钥解密后发回数据供上位机进行合法性认证。

所述的芯片设有地端GND、测试用0-2端NC0-2，电源端VDD，复位端RST、串行通信的时钟端SCL、串行通信的数据端SDA； 图2是本发明芯片的的引脚定义图，以下是它的引脚功能：