[发明专利]薄膜晶体管制备方法和系统、以及薄膜晶体管、阵列基板

说明书

技术领域

本发明涉及显示技术领域，尤其涉及薄膜晶体管制备方法和系统以及薄膜晶体管、阵列基板。

背景技术

现有技术中制备薄膜晶体管的步骤包括：通过构图工艺形成包括有源漏电极图形，具体为：在设有栅极的薄膜晶体管上涂覆光刻胶后，采用曝光处理形成与源漏电极图形具有相同图形的光刻胶，然后采用一次湿刻一次干刻的刻蚀（etch）方法进行刻蚀，形成源漏电极图形、半导体层图形、掺杂半导体层图形和沟道区域，刻蚀方法具体包括：

使用稀释的刻蚀液(dillution)对源漏金属层进行湿刻刻蚀，形成源漏电极图形和沟道区域；

对半导体层图形和掺杂半导体层图形进行干刻刻蚀，形成与源漏电极图形具有相同图形的半导体层图形和掺杂半导体层图形。

然而，上述一次湿刻一次干刻的刻蚀方法会导致半导体层图形和掺杂半导体层图形之间出现钻蚀（undercut）的问题。

发明内容

本发明提供一种薄膜晶体管制备方法和系统，用于解决制备薄膜晶体管时，半导体层图形和掺杂半导体层图形出现钻蚀的问题。

本发明提供的一种薄膜晶体管制备方法，所述方法包括形成所述薄膜晶体管的源漏电极图形、掺杂半导体层图形和半导体层图形的步骤；

所述形成所述薄膜晶体管的源漏电极图形、掺杂半导体层图形和半导体层图形的步骤包括：

依次形成半导体层薄膜、掺杂半导体层薄膜、源漏电极薄膜，以及第一图案化的光刻胶层；所述第一图案化的光刻胶层覆盖所述薄膜晶体管的源漏电极图形区域和沟道区域；

进行第一次刻蚀，去掉未被所述第一图案化的光刻胶层覆盖的区域上的源漏电极薄膜；

进行第二次刻蚀，去掉未被所述第一图案化的光刻胶层覆盖的区域上的掺杂半导体层薄膜和半导体层薄膜，所述半导体层图形形成；

对所述光刻胶层进行灰化处理，去掉所述沟道区域上的光刻胶层；

对灰化处理后的光刻胶层进行烘烤；

进行第三次刻蚀，去掉未被所述灰化处理后的光刻胶层覆盖的区域上的源漏电极薄膜，所述源漏电极图形形成；

进行第四次刻蚀，去掉未被所述灰化处理后的光刻胶层覆盖的区域上的掺杂半导体层薄膜，所述掺杂半导体层图形形成。

进一步，本发明所述的薄膜晶体管制备方法，对所述灰化处理后的光刻胶层进行烘烤的温度为：50～500℃。

进一步，本发明所述的薄膜晶体管制备方法，对所述灰化处理后的光刻胶层进行烘烤的时间为：30～600秒。

进一步，本发明所述的薄膜晶体管制备方法，

所述第一次刻蚀所使用的刻蚀液的浓度小于第三次刻蚀所使用的刻蚀液的浓度。

进一步，本发明所述的薄膜晶体管制备方法，所述第一次刻蚀所使用的刻蚀液的浓度是所述第三次刻蚀所使用的刻蚀液的浓度的20%～40%。

进一步，本发明所述的薄膜晶体管制备方法，所述第一次刻蚀所使用的刻蚀液的浓度是所述第三次刻蚀所使用的刻蚀液的浓度的30%。

进一步，本发明所述的薄膜晶体管制备方法，所述第二次刻蚀和所述第四次刻蚀均为干刻。

进一步，本发明所述的薄膜晶体管制备方法，形成所述第一图案化的光刻胶层的步骤包括：

在已形成的所述源漏电极薄膜上形成光刻胶薄膜，通过掩膜曝光工艺对所述光刻胶薄膜进行分区域曝光，显影，去掉除所述薄膜晶体管的源漏电极图形区域和沟道区域以外的光刻胶，形成所述第一图案化的光刻胶层。

进一步，本发明所述的薄膜晶体管制备方法，在所述第四次刻蚀之后，所述方法还包括：对所述灰化处理后的光刻胶层进行剥离。

进一步，本发明所述的薄膜晶体管制备方法，所述方法还包括：在形成所述半导体层薄膜之前，形成所述薄膜晶体管的栅极图形、栅绝缘层图形；其中，

所述形成所述栅极图形，包括：

依次形成栅金属薄膜和第二图案化的光刻胶层；所述第二图案化的光刻胶层覆盖所述薄膜晶体管的栅极图形区域；

通过刻蚀去掉未被所述第二图案化的光刻胶层覆盖的栅金属薄膜，所述栅极图形形成；

对所述第二图案化的光刻胶层进行剥离；

所述形成所述栅绝缘层图形，包括：在所述栅极图形上形成栅绝缘层薄膜，所述栅绝缘层图形形成。

本发明还提供一种阵列基板的制备方法，所述方法应用于制备阵列基板，所述阵列基板包括若干薄膜晶体管；所述方法包括本发明所述的薄膜晶体管制备方法。

本发明还提供一种薄膜晶体管，包括：源漏电极图形、掺杂半导体层图形、半导体层图形、栅极图形和栅绝缘层图形；