[发明专利]带有具有用于访问寄存器的输入和输出旁通路径的逻辑区域的集成电路

说明书

相关申请的交叉引用

本申请要求于2012年7月20日提交的美国专利申请号13/555,014的优先权，该申请的整体内容通过引用合并于此。

技术领域

本申请涉及集成电路，例如具有互连电路的可编程集成电路。

背景技术

可编程集成电路是众所周知的。可编程集成电路可以由用户编程以实施期望的定制逻辑功能。在典型的情况中，逻辑设计人员使用计算机辅助设计（CAD）工具设计定制逻辑电路。当完成设计过程时，这些工具生成配置数据。配置数据被加载到可编程集成电路内存元件中，以将器件配置为执行定制逻辑电路的功能。特别地，配置数据配置可编程集成电路中的可编程互连、可编程传送电路和可编程逻辑电路。

可编程集成电路包括被配置为接收输入信号并执行定制功能以产生输出信号的可编程逻辑电路。每个逻辑电路的输入信号和输出信号由互连提供，所述互连能够被配置为传送遍布可编程集成电路的选定信号。

可编程集成电路通常使用在时钟频率下工作的时钟信号来进行操作。为了适应现代可编程集成电路的日益增加的性能需求，时钟频率通常被增加。可编程集成电路上的电路可以工作的最大时钟频率与共享时钟信号的任意两个寄存器之间的最大延迟（有时被称为关键路径延迟）成反比。如果最大延迟被降低，则时钟频率可以被增加，这倾向于提高系统性能。

互连延迟对寄存器之间的关键路径延迟有贡献。与给定互连相关联的信号延迟与互连的长度成正比。为了降低第一寄存器与第二寄存器之间的最大延迟，电路设计人员通常通过插入在第一寄存器与第二寄存器之间的可编程逻辑电路的附加寄存器传送信号（例如，减小从任意给定寄存器的输出到随后寄存器的输入的信号经过的互连的长度）。通过附加寄存器传送信号以减小关键路径长度的技术有时可以被称为流水线技术（pipelining）或寄存器流水线技术。用于流水线技术的寄存器有时被称为流水线寄存器。

利用用于流水线技术的常规可编程逻辑电路的寄存器引入了额外延迟，其降低了由流水线技术提供的性能益处。例如，传统可编程逻辑电路具有输入多路复用器和查找表电路，通过这些电路传送信号以使其到达可编程逻辑电路进行处理。输入多路复用器被耦合到许多互连（例如，数十或上百个或更多的互连）。在这种情况下，输入多路复用器选择来自单个互连的信号以通过查找表电路传送到寄存器将是非常耗时的。信号还占据可编程逻辑电路的输入端，这降低了能够用于执行定制用户功能的可编程逻辑电路的可用输入端的数量。

发明内容

集成电路例如可编程集成电路可以包括逻辑区域（例如可编程逻辑区域）。可编程集成电路可以包括用于传送遍布集成电路的信号的全局互连。每个逻辑区域可以包括耦合到一组相应互连的输入选择电路。输入选择电路可以被配置为提供从该组互连到相应逻辑区域的输入的选定信号。逻辑区域可以被配置为执行定制功能以根据选定信号生成输出信号。例如，逻辑区域可以包括接收选定信号并被配置为生成输出信号的查找表电路。

逻辑区域可以包括一个或更多个寄存器。寄存器可以用于存储信息，例如由逻辑区域的查找表电路生成的输出信号。逻辑区域可以包括接收由寄存器存储的每个输出信号的输出选择电路。输出选择电路可以被配置为选择来自寄存器的输出信号并提供选定的输出信号给输出电路。输出电路可以用于驱动互连（例如全局互连）。例如，输出电路可以包括耦合到每个互连的多路复用器和驱动器。

逻辑区域可以包括用于直接访问寄存器的旁通路径（例如，绕过输入选择电路、输出选择电路和查找表电路）。旁通路径可以包括具有用于绕过输入选择电路的输入旁通电路的输入旁通路径。旁通路径可以包括使寄存器输出直接耦合到输出电路的输出旁通路径（例如，绕过输出选择电路）。举例来说，直接耦合到相应的驱动器和互连的输出电路的每个多路复用器可以具有接收来自寄存器输出端的信号、来自输出选择电路的信号和来自附加互连的信号的输入端。在这种情况下，来自寄存器输出端的信号可以被直接提供给输出电路的多路复用器并被驱动到相应的互连作为互连信号。

计算设备可以用于配置可编程集成电路的寄存器以进行寄存器流水线操作。计算设备有时可以被称为逻辑设计系统。计算设备可以包括计算机辅助设计工具，其可以用于基于设计的功能描述（例如，由用户提供的定制功能信息）产生配置数据。计算机辅助设计工具可以用于根据设计的功能描述综合网表（netlist）（例如，共同用于执行期望功能的电路和该电路之间的逻辑连接的列表）。