[发明专利]GOA电路、阵列基板、显示装置及驱动方法

权利要求书

1.一种GOA电路，包括时钟信号输入线以及级联的两个以上的GOA单元，其特征在于，

所述GOA单元包括选择信号输出子单元以及选择子单元；

所述选择信号输出子单元，用以接收源信号，并根据源信号输出选择信号；

所述选择子单元，接收所述选择信号和N个时钟信号，并根据所述选择信号输出所接收的时钟信号；

所述时钟信号输入线至少为N根，用以向所述选择子单元输入时钟信号；

其中N为大于或等于2的整数。

2.根据权利要求1所述的GOA电路，其特征在于，所述GOA电路还包括开启信号线；

所述选择信号输出子单元包括源信号输入端一、源信号输入端二、开启信号输入端、信号输出端一、信号输出端二以及复位信号输入端；

所述源信号输入端一用以输入第一源信号；

所述源信号输入端二用以输入第二源信号；

所述信号输出端一与所述选择子单元相连，用以输出根据第一源信号和第二源信号产生的选择信号；

第一个所述GOA单元的所述开启信号输入端与所述开启信号线相连，用以接收开启信号，第一个所述GOA单元的复位信号输入端与第二个所述GOA单元的信号输出端一相连，接收第二个所述GOA单元的所述信号输出端一输出的选择信号；

第m个所述GOA单元的所述开启信号输入端与第m-1个所述GOA单元的信号输出端二相连，接收第m-1个所述GOA单元的所述信号输出端二的选择信号；第m个所述GOA单元的所述复位信号输入端与第m+1个所述GOA单元的所述信号输出端一相连，接收第m+1个所述GOA单元的所述信号输出端一输出的选择信号；

第M个所述GOA单元的所述开启信号输入端与与第M-1个所述GOA单元的信号输出端二相连，接收第M-1个所述GOA单元的所述信号输出端二的选择信号，第M个所述GOA单元的复位信号输入端与所述开启信号线相连；其中，m为自然数，所述M＞m＞1，所述M为GOA单元的数量。

3.根据权利要求1或2所述的GOA电路，其特征在于，

所述选择子单元包括N个时钟信号输入端、选择信号输入端以及N个时钟信号输出端；

所述N个时钟信号输入端分别与所述N根时钟信号输入线相连，用以输入时钟信号；

所述选择信号输入端，用以接收所述选择信号输出子单元输出的选择信号；

所述时钟信号输出端，根据所述选择信号输出所接收的时钟信号。

4.根据权利要求3所述所述的GOA电路，其特征在于，

所述N=4;

所述GOA单元还包括栅线导通电压线以及栅线关断电压线；

所述选择子单元包括上拉模块、保持模块、与所述栅线导通电压线相连的栅线导通电压输入端和与所述栅线关断电压线相连的栅线关断电压输入端；

所述上拉模块包括第一晶体管、第二晶体管、第三晶体管以及第四晶体管；

所述第一晶体管、第二晶体管、第三晶体管以及第四晶体管的栅极均与所述选择信号输入端相连；

所述第一晶体管的漏极与第一个时钟信号输入端相连，源极与第一个时钟信号输出端相连用以向外输出第一时钟信号；

所述第二晶体管的漏极与第二个时钟信号输入端相连，源极与第二个时钟信号输出端相连用以向外输出第二时钟信号；

所述第三晶体管的漏极与第三个时钟信号输入端相连，源极与第三个时钟信号输出端相连用以向外输出第三时钟信号；

所述第四晶体管的漏极与第四个时钟信号输入端相连，源极与第四个时钟信号输出端相连用以向外输出第四时钟信号；

所述保持模块包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管以及第十晶体管；

所述第五晶体管的栅极和漏极均与栅线导通电压输入端相连，源极与所述第六晶体管的漏极相连；

所述第六晶体管的栅极与选择信号输入端相连，源极与栅线信号关断电压线相连；

所述第七晶体管、第八晶体管、第九晶体管以及第十晶体管的栅极均连接在所述第五晶体管的源极；

所述第七晶体管的漏极与第一晶体管的源极相连，源极与栅线关断电压输入端相连；

所述第八晶体管的漏极与第二晶体管的源极相连，源极与栅线关断电压输入端相连；

所述第九晶体管的漏极与第三晶体管的源极相连，源极与栅线关断电压输入端相连；

所述第十晶体管的漏极与第四晶体管的源极相连，源极与栅线关断电压输入端相连。