[发明专利]电荷流元件

说明书

一种电荷流元件包括在绝缘支撑物上的第一电极、电介质层和第二电极的堆叠，该电介质层具有能够通过隧道效应让电荷流动的至少一个部分，其中电极中的至少一个电极由未掺杂多晶硅制成。

相关申请的交叉引用

本申请要求在法律可允许的最大程度上通过引用而结合于此、于2012年7月30日提交的第12/57354号法国专利申请的优先权。

技术领域

本公开内容总体涉及电子电路，并且具体地涉及实现可控地保持电荷以用于时间测量的电路的形成。它更具体地涉及电荷流元件的形成。

背景技术

在许多应用中，希望具有代表在两个事件之间流逝的时间的信息，它是准确或者近似测量。应用示例涉及尤其对媒体的访问权限的时间管理。

获得这样的代表流逝时间的信息常规地需要例如借助电池供电的电子电路的时间测量以免在不使用电路时丢失信息变化。

将希望具有即使在未向电子测量电路供电时仍然工作的时间测量。

例如已经在第8,331,203号号美国专利中提供一种电子器件，其中通过测量具有电极的电容存储元件的电荷来确定在两个事件之间流逝的时间，该电极连接到电容电荷流元件的电极，该电容电荷流元件在它的电介质空间中具有泄漏。在向器件供电时对存储元件充电，并且在再次向器件供电时测量存储元件在功率供应中断之后的残留电荷。这一残留电荷视为代表在器件的两次功率供应之间流逝的时间段。

电荷流元件在它的电介质空间中包括更小厚度的区域，该区域能够通过隧道效应让电荷泄漏。存储元件放电速度依赖于流元件的泄漏区域的尺度。具体而言，存储元件放电速度在泄漏元件的厚度减少时和/或在泄漏区域的表面(在俯视图中)增加时增加。

缺点在于在实践中泄漏区域的尺寸设定强依赖于考虑的技术制造过程。实际上，一般向包括其它部件、例如存储器、逻辑块等的芯片集成电荷留置电路。为了避免增加芯片制造成本，希望形成电荷留置电路而相对于其它部件的制造步骤无附加制造步骤。在某些新近技术过程中，可用于形成流元件的泄漏区域的电介质层太薄而即使在泄漏区域的表面积减少至最小时仍然无法实现存储元件的缓慢放电。作为结果，时间测量仅可以在很短时间期间在不存在功率供应时工作、无法适应多数应用。

发明内容

因此，一个实施例提供一种至少部分克服已知电荷流元件的缺点中的一些缺点的电荷流元件。

另一实施例提供一种可被控制用于时间测量的电荷留置电路。

因此，一个实施例提供一种电荷流元件，该电荷流元件包括在绝缘支撑物上的第一电极、电介质层和第二电极的堆叠，该电介质层具有能够通过隧道效应让电荷流动的至少一个部分，其中电极中的至少一个电极由未掺杂多晶硅制成。

根据一个实施例，电极之一由重掺杂多晶硅制成。

根据一个实施例，两个电极由未掺杂多晶硅制成。

根据一个实施例，电介质层包括氧化物-氮化物-氧化物堆叠，上述部分由氧化硅制成。

根据一个实施例，电荷流元件具有在两个电极之间的范围在1*10^-15与10*10^-15法拉之间的电容。

另一实施例提供一种将上述类型的电荷流元件用于时间测量的用途。

另一实施例提供一种用于时间测量的电荷留置电路，该电荷留置电路包括连接到上述类型的电荷流元件的电容电荷存储元件。

根据一个实施例，电容存储元件具有范围在10^-12与100*10^-12法拉之间的电容。