[发明专利]一种带曲率补偿的带隙基准电压源

权利要求书

1.一种带曲率补偿的带隙基准电压源，其特征在于，所述带隙基准电压源包括：

一阶温度补偿电路，用于产生同一阶温度无关的电流；

曲率补偿电路，用于产生高阶温度特性的电流，并与所述同一阶温度无关的电流叠加产生与温度无关的电流；

带隙基准电压产生电路，用于将与温度无关的电流输到输出端，并转换成电压；

其中，所述一阶温度补偿电路与所述曲率补偿电路相连，所述曲率补偿电路与所述带隙基准电压产生电路相连；所述一阶温度补偿电路、所述曲率补偿电路和所述带隙基准电压产生电路一起形成带隙基准电压源。

2.根据权利要求1所述的带曲率补偿的带隙基准电压源，其特征在于，所述一阶温度补偿电路包括：第一PMOS管、第二PMOS管、第一运算放大器、第一电阻、第二电阻、第三电阻、第一三极管和第二三极管；

所述第一PMOS管的源极和衬底接电源，所述第一PMOS管的漏极通过所述第二电阻与所述第二三极管的发射极相连，所述第二三极管的基极和集电极接地，所述第一电阻的一端与所述第一PMOS管的漏极相连，所述第一电阻的另一端接地，所述第一运算放大器的同相输入端与所述第一PMOS管的漏极相连，所述第一运算放大器的反相输入端与所述第一三极管的发射极相连，所述第一运算放大器的输出端与所述第一PMOS管和所述第二PMOS管的栅极相连，所述第二PMOS管的源极和衬底接电源，所述第二PMOS管的漏极与所述第一三极管的发射极相连，所述第一三极管的基极和集电极接地，所述第三电阻的一端与所述第一三极管的发射极相连，所述第三电阻的另一端接地。

3.根据权利要求2所述的带曲率补偿的带隙基准电压源，其特征在于，所述曲率补偿电路包括：第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第九PMOS管、第二运算放大器、第三运算放大器、第二NMOS管、第四NMOS管、第四电阻、第五电阻、第三三极管；

所述第三PMOS管的源极和衬底接电源，所述第三PMOS管的栅极与所述第二PMOS管的栅极相连，所述第三PMOS的漏极与所述第四PMOS管的漏极相连，所述第四PMOS管的源极和衬底接电源，所述第四PMOS管的栅极与所述第五PMOS管的栅极相连，所述第五PMOS管的源极和衬底接电源，所述第五PMOS管的栅极与漏极相连，所述第五PMOS管的漏极与所述第六PMOS管和所述第二NMOS管的漏极相连，所述第六PMOS管的源极和衬底接电源，所述第六PMOS管的栅极与所述第九PMOS管的栅极相连，所述第二NMOS管的源极和衬底与所述第二运算放大器的反相输入端相连，所述第二NMOS管的栅极与所述第二运算放大器的输出端相连，所述第二运算放大器的同相输入端与所述第一运算放大器的反相输入端相连，所述第四电阻的一端与所述第二NMOS管的源极相连，所述第四电阻的另一端接地，所述第三三极管的基极和集电极接地，所述第三三极管的发射极与所述第三运算放大器的同相输入端相连，所述第三运算放大器的反相输入端与所述第四NMOS管的源极和衬底相连，所述第三运算放大器的输出端与所述第四NMOS管的栅极相连，所述第四NMOS管的漏极与所述第九PMOS管的漏极相连，所述第九PMOS管的源极和衬底接电源，所述第九PMOS管的漏极与栅极相连，所述第五电阻的一端与所述第四NMOS管的源极相连，所述第五电阻的另一端接地。

4.根据权利要求3所述的带曲率补偿的带隙基准电压源，其特征在于，所述带隙基准电压产生电路包括：第一NMOS管、第三NMOS管、第七PMOS管、第八PMOS管、第十PMOS管、第六电阻；

所述第一NMOS管的源极和衬底接地，所述第一NMOS管的漏极与所述第四PMOS管的漏极相连，所述第一NMOS管的栅极与漏极相连，所述第三NMOS管的源极和衬底接地，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连，所述第三NMOS管的漏极与所述第七PMOS管的漏极相连，所述第七PMOS管的源极和衬底接电源，所述第七PMOS管的漏极与栅极相连，所述第七PMOS管的栅极与所述第八PMOS管的栅极相连，所述第八PMOS管的源极和衬底接电源，所述第八PMOS管的漏极与所述第三三极管的发射极相连，所述第八PMOS管的栅极与所述第十PMOS管的栅极相连，所述第十PMOS管的源极和衬底接电源，所述第十PMOS管的漏极与所述第六电阻的一端相连，所述第六电阻的另一端接地。