[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、下拉控制模块、上拉控制模块以及下拉模块；

所述输入模块，连接第一信号输入端、第二信号输入端、第一电压端、第二电压端以及上拉控制节点，用于根据所述第一信号输入端输入的信号和所述第二信号输入端输入的信号控制所述上拉控制节点的电平，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；

所述上拉模块，连接所述上拉控制节点、时钟信号输入端和信号输出端，用于根据所述上拉控制节点和所述时钟信号输入端输入的时钟信号的控制将信号输出端输出的信号上拉为高电平；

所述下拉控制模块，连接第三电压端、第四电压端、所述上拉控制节点以及下拉控制节点，用于根据所述上拉控制节点的电压控制所述下拉控制节点的电平，所述下拉控制节点为所述下拉控制模块与所述下拉模块的连接点；

所述上拉控制模块，连接第三信号输入端、第四信号输入端以及所述上拉控制节点，用于根据所述第三信号输入端输入的信号和所述第四信号输入端输入的信号控制所述上拉控制节点的电平；

所述下拉模块，连接所述下拉控制节点、所述上拉控制节点、所述第四电压端以及所述信号输出端，用于将信号输出端输出的信号下拉为低电平。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：

第一晶体管，所述第一晶体管的第一极连接所述上拉控制节点，所述第一晶体管的栅极连接所述第一信号输入端，所述第一晶体管的第二极连接所述第一电压端；

第二晶体管，所述第二晶体管的第一极连接所述上拉控制节点，所述第二晶体管的栅极连接所述第二信号控制端，所述第二晶体管的第二极连接所述第二电压端。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：

第三晶体管，所述第三晶体管的第一极连接所述信号输出端，所述第三晶体管的栅极连接所述上拉控制节点，所述第三晶体管的第二极连接所述时钟信号输入端；

电容，所述电容并联于所述第三晶体管的栅极和所述第三晶体管的第一极之间。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括；

第四晶体管，所述第四晶体管的第一极连接所述下拉控制节点，所述第四晶体管的栅极和第二极均连接所述第三电压端；

第五晶体管，所述第五晶体管的第一极连接所述下拉控制节点，所述第五晶体管的栅极连接所述上拉控制节点，所述第五晶体管的第二极连接所述第四电压端。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉控制模块包括：

第六晶体管，所述第六晶体管的第一极连接所述上拉控制节点，所述第六晶体管的栅极和第二极均连接所述第三信号输入端；

第七晶体管，所述第七晶体管的第一极连接所述上拉控制节点，所述第七晶体管的栅极和第二极均连接所述第四信号输入端。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：

第八晶体管，所述第八晶体管的第一极连接所述第四电压端，所述第八晶体管的栅极连接所述下拉控制节点，所述第八晶体管的第二极连接所述上拉控制节点；

第九晶体管，所述第九晶体管的第一极连接所述第四电压端，所述第九晶体管的栅极连接所述下拉控制节点，所述第九晶体管的第二极连接所述信号输出端。

7.一种移位寄存器驱动方法，应用于如权利要求1至6任一所述移位寄存器单元，其特征在于，包括：

输入模块根据第一信号输入端输入的信号对上拉模块进行预充电；

上拉控制模块根据第三信号输入端输入的信号提升所述上拉控制节点的电平，利用所述上拉控制节点的高电平释放信号输出端的噪声，其中，所述上拉控制模块用于根据所述第三信号输入端输入的信号和所述第四信号输入端输入的信号控制所述上拉控制节点的电平；

所述上拉模块根据时钟信号将所述信号输出端输出的信号上拉为高电平；

在信号输出端输出高电平后，上拉控制模块根据第四信号输入端输入的信号拉升所述上拉控制节点的电平；

在下拉控制模块和所述输入模块的第二信号输入端输入的信号的控制下，下拉所述上拉控制节点的电平，使得下拉控制节点的电平上升，信号输出端接低电平。