[发明专利]非易失性存储器装置及其操作方法

说明书

技术领域

本发明是有关于一种存储器IC，且特别是有关于一种非易失性存储器装置及其操作方法，用以解决存储器产生的数据保持问题。

背景技术

在闪存装置中，数据是通过陷获电荷以在多个存储器单元中建立一单元临界值来进行储存。通过感应此单元临界值，多个数据值可被读取。然而，当存储器单元的尺寸缩小时，电荷保持(charge retention)会遭受损害，因此数据保持(data retention)也会遭受损害。在用以储存数据于一段长时间中且经过电源开启/关闭事件的非易失性存储器装置中，数据保持是一个重要的效能因素。

提供一个改善非易失性存储器的效能的技术(一般来说，即为改善集成电路存储器的数据保持)是需要的。

发明内容

本发明描述一种包含保持检查程序的非易失性存储器装置，此种存储器装置包含：多个存储器单元中的一阵列，用以使用多个临界状态储存多个数据值，其中该临界状态包含一超过一选定的读取偏压的一较高临界状态；一控制器，包含一保持检查程序，用以辨识未通过一保持临界检查的这些较高临界状态的存储器单元，该控制器更包含一程序，用以使用例如编程来改善这些辨识出的存储器单元的这些阈值电压。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依照本发明的一实施例的执行保持检查程序的闪存IC的方块图。

图2绘示依照本发明的一实施例的单位元闪存单元的阈值电压范围的较低和较高的阈值电压状态的简化图。

图3绘示依照本发明的一实施例的在存储器IC上因电源开启事件而执行的保持检查程序的简化图。

图4绘示依照本发明的一实施例的在存储器IC上执行保持检查程序的流程图。

图5绘示依照本发明的一实施例的在存储器IC上于待机模式中执行的保持检查程序的流程图。

图6绘示依照本发明的一实施例的用以支持在此所述保持检查程序的一变化型写入流程的简化图。

图7简示一依照本发明的一实施例的用以执行在此所述保持检查程序的控制器的状态图。

【符号说明】

10：主存储器阵列

11：y通道栅

12：x译码器

13：y译码器

14：编程数据高压电路

15：感应放大器

16：编程数据闩锁器

17：输入输出缓冲器

20：指令数据闩锁器

21：指令数据译码器

22：状态缓存器

23：状态控制器

24：保持地址闩锁器

25：编程/擦除/保持高压电路

30：输入控制装置

31：地址闩锁及缓冲器

35：输入接脚(CE#，OE#，WE#，RESET#，BYTE#，WP#/ACC)

36：外部地址接脚(A0-AM)

37：输出垫(Q0-Q15A-1)

50：较低临界分布

51：较高临界分布

52：读取电压的电压电平

53：位移的临界分布

54：字线电压的电压电平

55：箭头

70～74、80～86、100～108、110、111、120、121、150～155：流程步骤

200：电源开启模式

201：待机模式

202：写入模式

203：读取模式

210、211、212、213、217、218、210：过渡期

214、215、216：循环

具体实施方式

本发明详细描述的实施例搭配标号说明于图1～图7。