[发明专利]VDMOS器件制造方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种VDMOS器件制造方法。

背景技术

垂直双扩散金属氧化物半导体场效应管(vertical double-diffused MOSFET，VDMOS)为功率器件的一种，由于其具有高输入阻抗和低导通压降等优势，因而，在现有技术中得到广泛应用。

图1A为现有技术中VDMOS制造方法中第一层光刻后形成的器件结构示意图；图1B为现有技术中VDMOS制造方法中第二层光刻后形成的器件结构示意图；图1C为现有技术中VDMOS制造方法中第三层光刻后形成的器件结构示意图。现有技术中，VDMOS器件的制造过程中，需要利用四层光刻才能形成其主体结构，如图1A-1C所示，具体包括：

第一层光刻，在半导体器件上形成沟槽11；

第二层光刻，在上述半导体器件上、对应沟槽11形成源区12；

第三层光刻，在源区12之间形成接触孔13；

第四层光刻，利用金属层光刻形成填充于金属孔的金属连线(图未示)。

由于实施光刻工艺时，存在套准偏差，使得各沟槽11之间的最小间距受到限制，因为，一旦将各沟槽11之间间距设计得过小，就会扩大套准误差的影响，从而出现如图1D所示的、栅极14和源极12短路的情况。可见，需要保证使各沟槽11之间的间距大于特定值，即，组成VDMOS器件的元胞所占面积需大于特定值，导致VDMOS器件的元胞集成度低，导致芯片制造成本居高不下。另外，光刻工艺本身成本也较高，现有技术中的四次光刻也增加了VDMOS的制造成本。

发明内容

针对现有技术中的上述缺陷，本发明提供一种VDMOS器件制造方法，以提高制造出的VDMOS器件的元胞集成度、降低制造成本。

本发明提供一种VDMOS器件制造方法，包括：

提供半导体器件；

在所述半导体器件上形成具有开口的第一保护层，所述开口露出所述半导体器件的顶面；

沉淀第二保护层，所述第二保护层覆盖所述第一保护层和所述半导体器件的顶面；

刻蚀所述第二保护层，以去除覆盖在所述第一保护层顶面和所述半导体器件顶面上部分的所述第二保护层、仅余覆盖在所述开口的侧壁表面的所述第二保护层形成侧墙；

刻蚀所述半导体器件形成沟槽，所述沟槽位于所述开口内；

生长第一栅极氧化层和多晶硅层，所述第一栅极氧化层覆盖于所述沟槽的表面，所述多晶硅层覆盖所述第一栅极氧化层、所述侧墙及所述第一保护层；

刻蚀所述多晶硅层形成栅极；

去除所述侧墙，并在所述栅极旁形成源区；

热氧化所述栅极和所述源区的顶面，形成第二栅极氧化层；

去除所述第一保护层，形成位于所述第二栅极氧化层之间的接触孔；

形成源极金属层、漏极金属层和栅极金属层。

本发明提供的VDMOS器件制造方法，通过在第一保护层和侧墙的掩护下，利用刻蚀直接形成沟槽，之后再以沟槽为基准形成源区、栅极及接触孔，无需使用光刻形成沟槽和接触孔，保证了接触孔与沟槽位置的对应性，即便沟槽之间间距较小时，也可保证接触孔形成于沟槽之间，而不会发生源区和栅极短路的情况；因而，也可以允许各沟槽之间的形成更小的间距，有效提高了元胞集成度，有效降低了芯片的制造成本；另外，本方法所使用的光刻工序总数量也有效减少，从而进一步节约了成本。

附图说明

图1A为现有技术中VDMOS制造方法中第一层光刻后形成的器件结构示意图；

图1B为现有技术中VDMOS制造方法中第二层光刻后形成的器件结构示意图；

图1C为现有技术中VDMOS制造方法中第三层光刻后形成的器件结构示意图；

图1D为现有技术中光刻过程中套准偏差较大而导致栅极和源极短路的情况示意图；

图2为本发明VDMOS器件制造方法一实施例的流程图；

图3A为本发明另一实施例的VDMOS器件制造方法中垫氧层形成后的结构示意图；

图3B为本发明另一实施例的VDMOS器件制造方法中注入P型体区后的结构示意图；

图4为本发明另一实施例的VDMOS器件制造方法中氮化硅层形成后的结构示意图；

图5为本发明另一实施例的VDMOS器件制造方法中形成的第一保护层后结构示意图；

图6为本发明另一实施例的VDMOS器件制造方法中第二保护层形成后的结构示意图；

图7为本发明另一实施例的VDMOS器件制造方法中侧墙形成后的结构示意图；