[发明专利]现场可编程逻辑门阵列互连线固定故障的测试方法

说明书

本发明涉及一种现场可编程逻辑门阵列互连线固定故障的测试方法，该方法包括：将FPGA芯片上的PLB按列分成M组，每组包含m列的PLB，其中，M、m为自然数；将每组PLB均与所述芯片上的输入接口和输出接口进行连接；根据预设的长度为L₁的互连线依次连接所述M组中的各PLB；其中，每列中的边缘部分的互连线设有环回结构，当互连线达到顶部边界或尾部边界后，通过所述环回结构返回；根据各组PLB中连接各PLB的互连线的长度，通过各组PLB的输入接口，对所述FPGA芯片上的各组PLB输入二进制数据流；根据输出结果确定出现故障的PLB分组。该方法只需要很少的测试用例就可以达到对基块间互连线的检测达到100%的覆盖率，而且易于定位出所检测出的故障的位置。

技术领域

本发明涉及计算机技术领域，尤其涉及一种现场可编程逻辑门阵列互连线固定故障的测试方法。

背景技术

在生产测试中，需要提供大量的测试用例，以保证对相应故障的检测能达到100%的覆盖率。本发明针对占现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）中80%面积的互连线的固定故障(stuck-at fault)的检测，依据块基型Tile-based FPGA中互连线的结构，提出了一种测试用例的生成方法。通过该方法，只需要很少（十几个）的测试用例就可以达到对基块（tile）间互连线的检测达到100%的覆盖率，而且易于定位出所检测出的故障的位置。

发明内容

本发明的目的是提供一种只需要很少的测试用例就可以达到对tile间互连线的检测达到100%的覆盖率，而且易于定位出所检测出的故障的位置的方法。

为实现上述目的，第一方面，本发明提供了一种现场可编程逻辑门阵列互连线固定故障的测试方法，包括：

将现场可编程逻辑门阵列FPGA芯片上的可编程逻辑模块PLB按列分成M组，每组包含m列的PLB，其中，M、m为自然数；

将每组PLB均与所述芯片上的输入接口和输出接口进行连接；

根据预设的长度为L₁的互连线依次连接所述M组中的各PLB；其中，每列中的边缘部分的互连线设有环回结构，当互连线达到顶部边界或尾部边界后，通过所述环回结构返回；

根据各组PLB中连接各PLB的互连线的长度，通过各组PLB的输入接口，对所述FPGA芯片上的各组PLB输入二进制数据流；根据输出结果确定出现故障的PLB分组。

在上述方法中，该方法还包括：

每列PLB包括a个PLB，从尾部至顶部依次为PLB₁、PLB₂、…、PLB_a；

根据预设的长度为L₃的互连线依次连接每组中各列的PLB₁。

在上述方法中，该方法还包括：

将FPGA芯片上的PLB按行分成N组，每组包含n行的PLB，其中，N、n为自然数；

将每组PLB均与所述芯片上的输入接口和输出接口进行连接；

根据预设的长度为L₂的互连线依次连接所述N组中的各PLB；其中，每行中的边缘部分的互连线设有环回结构，当互连线达到右侧边界或左侧边界后，通过所述环回结构返回。

在上述方法中，该方法还包括：

每行PLB包括b个PLB，从左侧至右侧依次为PLB₁、PLB₂、…、PLB_b；

根据预设的长度为L₃的互连线依次连接每组中各行的PLB₁。