[发明专利]在SGT MOSFET中灵活调节CRSS以平滑波形避免直流-直流器件中电磁干扰

说明书

技术领域

本发明主要关于半导体功率器件。更确切的说，本发明是关于带有灵活调节Crss的功率器件的新型改良的制备工艺和器件结构，以便平滑波形，避免增强型直流-直流器件的屏蔽栅沟槽（SGT）MOSFET中的电磁干扰。 

背景技术

本专利申请案为共同发明人的三个共同待决申请的部分连续（CIP）申请案：于2009年8月14日提交的申请号为US12/583192的申请案；于2009年8月14日递交的US12/583191以及于2011年1月28日递交的US13/016804的申请案。本申请案也是共同发明人的另一个共同待决的延续申请：于2011年4月28日递交的US13/066947的部分连续（CIP）申请案。申请案US13/066947为分案申请，要求于2006年2月17日递交的另一个申请案US11/356944（专利号为US7633119且已公布）和共同发明人于2009年12月11日递交的共同待决的申请案US12/653355的优先权。特此引用下列专利申请案US11/356944、US12/653355、US12/583192、US12/583191、US13/016804以及US13/066947的内容，以作参考。 

设计和制备用于直流-直流应用的功率器件的传统技术，由于相位节点的峰值电压很低，因此仍然面临许多困难，尤其是对效率较高的直流-直流器件来说，要求相位节点的峰值电压比80%的额定漏源电压（VDS）都低，从而避免电磁干扰（EMI）。这些技术问题通常对器件性能产生了限制以及负面影响。 

此外，通过屏蔽栅（SGT）结构降低功率半导体器件中栅漏电容Cgd的传统技术，仍然遇到了其他技术局限和难题。确切地说，设置在传统的SGT器件中沟槽底部的源极电极，通过半导体功率器件的边缘区域，连接到源极电压上。这不可避免地增大了源极电极电阻。此外，这种连接需要许多额外的掩膜，增加了制备的成本。许多获得专利权的发明已经提出了这种结构。 

Baliga在专利US5998833中提出了一种DMOS晶胞，如图1A所示。源极电极位于沟槽栅极下方，以降低栅漏电容。DMOS晶胞的栅极被分成两个部分。栅漏重叠区对电容的影响被消除，从而降低了栅漏电容。 

在美国专利6690062中，提出了如图1B所示的MOSFET器件，通过在边缘区中制备一个屏蔽电极，来改善晶体管结构的开关动作。屏蔽电极至少包围着一段有源晶胞阵列。在边缘栅极结构和漏极区之间有电容。位于边缘区中的屏蔽电极降低了边缘栅极结构和漏 极区之间的电容，从而降低了晶体管的栅漏电容C_GD。 

在美国专利6891223中，Krumrey等人提出了一种含有晶体管晶胞的晶体管，晶体管晶胞沿半导体衬底中的沟槽设置，两个或多个电极结构设置在沟槽中。此外，金属化结构设置在衬底表面上方，如图1C所示。沟槽延伸到晶体管的非有源边缘区中。电极结构及其相应的金属化之间的电连接，建立在边缘区中。 

然而，包含晶体管结构的上述专利及说明书，仍然遇到一个普遍的难题，就是设置在传统的SGT器件中沟槽底部上的源极电极，通过半导体功率器件的边缘区，连接到源极电压上。由于对高频开关功率器件的需求越来越大，所以迫切需要解决上述技术难题与局限的有效方案。对于MOSFET和IGBT等功率晶体管来说，新型器件结构和制备工艺必须降低这些开关功率器件的栅极和漏极之间的限速电容。 

另外，必须通过将顶部栅极部分下方的屏蔽电极连接到源极上，改善传统的结构，以满足相位节点对低峰值电压的要求，并且避免直流-直流应用时功率器件中的电磁干扰问题。 

因此，在功率半导体器件设计和制备领域中，十分有必要提出一种功率器件的新制备方法和器件结构，从而解决上述困难和局限。 

发明内容

因此，本发明的一个方面在于，提出了一种新型、改良的带有屏蔽栅沟槽（Shield gate trench，简称SGT）结构的半导体功率器件，一部分底部屏蔽的电极连接到源极金属，还有一部分底部屏蔽电极连接到栅极金属，以便满足相位节点的低峰值电压要求，并且避免直流-直流应用时功率器件中的电磁干扰问题，从而解决了上述难题。 

确切地说，本发明的一个方面在于，提出了一种新型、改良的带有屏蔽栅沟槽（SGT）结构的半导体功率器件，一部分底部屏蔽的电极连接到源极金属，还有一部分底部屏蔽电极连接到栅极金属。新型结构配置在低端MOSFET中，提高Crss，产生部分用于穿通的晶胞，从而达到降低相位节点峰值环的目的。