[发明专利]一种数据包处理板及处理方法

说明书

技术领域

本发明涉及一种数据包处理板及处理方法。

背景技术

目前以REDSYS为代表的双NP（Network Processor，网络处理器）方案的数据包处理板能够支持40G流量的数据处理速度。双NP方案，即在一块板子上有两个完全独立的NP每个负责20G的流量处理任务。

上述的双NP方案会存在两个NP的负载不均衡，例如一个NP收到的数据流量为25G，NP的处理量已经大大超过其处理能力，而另一个NP收到的数据流量仅为5G，没有合理利用NP的处理能力，一个NP超负荷工作，一个NP没有被分配合理的工作量，存在明显的负载不均，严重限制了数据包处理板的处理效率。若加入动态的负载均衡处理又会产生额外的开销，且双NP方案很难在板子上直接接入40G的流量，需要额外的预处理板或接口板，在机箱槽位有限的情况下，降低了整个系统的计算密度。此外，有些算法会增加NP访问内存的压力，不适合采用NP实现。

发明内容

为了解决上述问题，本发明提供了一种数据包处理板，至少包括：FPGA主处理单元、协处理单元、交换单元、POS子卡接口单元、CPB接口单元和RTM接口单元，其中，

FPGA主处理单元与POS子卡接口单元相连接，通过Interlaken总线与协处理单元相连接，通过GE或10GE总线与交换单元相连接，FPGA主处理单元用于接收数据、提取报文信息、报文信息预查找、指示协处理单元进行报文信息详细规则查找和指示交换单元进行数据重定向；

协处理单元通过PCIE总线与FPGA主处理单元、交换单元和POS子卡接口单元连接，以对FPGA主处理单元、交换单元和与POS子卡接口单元相连接的POS子卡上的成帧器进行驱动，经过交换单元与CPB接口单元进行连接，协处理单元用于进行报文信息详细规则查找、流量采集、负载均衡管理；

交换单元通过GE或10GE总线与协处理单元、CPB接口单元和FPGA主处理单元、RTM接口单元相连接，交换单元用于从CPB接口单元接收规则数据转发给协处理单元，接收FPGA主处理单元的数据及配置信息，并依据配置信息将数据发送至RTM接口单元；

POS子卡接口单元用于与POS子卡相连；

CPB接口单元用于与CPB相连；

RTM接口单元用于与RTM连接。

另一方面，本发明还提供了一种利用数据包处理板的数据包处理方法，包括：

FPGA主处理单元通过POS子卡接口单元从POS子卡读取数据并提取报文信息；

FPGA主处理单元通过TCAM进行报文信息的规则预查找，将预查找结果发送给协处理单元，并指示协处理单元进行报文信息的详细规则查找；

协处理单元进行报文信息详细规则查找，并将查找结果反馈给FPGA主处理单元；

FPGA主处理单元依据协处理的报文信息详细规则查找结果，向交换单元发送数据、转发表及数据重定向指示信息；

交换单元根据数据重定向信息，将收到的数据发送到RTM接口单元，由RTM单元将数据发送到重定向的相应接口。

本发明通过数据包处理板上采用FPGA作为主处理单元以负责数据接收、报文信息提取、TCAM（Ternary Content Addressable Memory，三态内容寻址存储器）预查找、DPI（Deep Packet Inspection），搭配XLP（eXtrem Low Power，极低功耗）芯片作为协处理单元负责具体报文信息规则查找、流量采样、负载均衡控制及相关系统管理工作，将FPGA的数据处理优势与XLP芯片的中断控制及系统管理优势进行结合，有效地解决了现有双NP数据包处理板存在的问题。

附图说明

图1为根据本发明的数据包处理板的示意图；

图2为根据本发明的数据包处理板的电路示意图；

图3为利用根据本发明的数据包处理板的数据包处理方法的流程图。

具体实施方式